特許

J-GLOBAL ID：200903073757713848

半導体基板の粗面化法

発明者： 猪股 洋介 ,  福井 健次 ,  白沢 勝彦
出願人/特許権者： 京セラ株式会社
公報種別：公開公報
出願番号（国際出願番号）：特願2006-163323
公開番号（公開出願番号）：特開2006-253726
出願日： 2006年06月13日
公開日（公表日）： 2006年09月21日
要約：

【課題】 半導体基板の一主面側にRIE工程でムラができるという問題があった。【解決手段】 半導体基板の表面を反応性イオンエッチング法で粗面状にする半導体基板の粗面化法において、前記半導基板の表面に酸化膜を形成した後、反応性イオンエッチング法で粗面状にする。【選択図】 図2

請求項（抜粋）：

半導体基板の表面を反応性イオンエッチング法で粗面状にする半導体基板の粗面化法において、前記半導体基板の表面に酸化膜を形成した後、反応性イオンエッチング法で粗面状にすることを特徴とする半導体基板の粗面化法。

IPC (2件)：

H01L 21/306 ,  H01L 31/04

FI (2件)：

H01L21/302 105B ,  H01L31/04 H

Fターム (27件)：

5F004BA04 ,  5F004CA02 ,  5F004CA03 ,  5F004DA01 ,  5F004DA04 ,  5F004DA16 ,  5F004DA18 ,  5F004DA26 ,  5F004DB01 ,  5F004DB02 ,  5F004DB03 ,  5F004EA10 ,  5F004EA38 ,  5F004FA07 ,  5F051AA02 ,  5F051AA03 ,  5F051BA11 ,  5F051CB11 ,  5F051CB22 ,  5F051FA06 ,  5F051FA14 ,  5F051FA15 ,  5F051FA25 ,  5F051GA04 ,  5F051GA14 ,  5F051GA16 ,  5F051HA03

引用特許：

審査官引用 (3件)

• 薄膜の加工方法、容量素子の製造方法及び半導体装置の製造方法
  公報種別：公開公報   出願番号：特願平5-054187   出願人：松下電器産業株式会社
• 半導体記憶装置の製造方法
  公報種別：公開公報   出願番号：特願平4-297702   出願人：新日本製鐵株式会社
• 特開昭55-105382