特許
J-GLOBAL ID：200903073777969040

遅延制御装置

発明者：
岩崎 敬一

岩崎 敬一 について


出願人/特許権者：
株式会社リコー

株式会社リコー について


公報種別：公開公報
出願番号（国際出願番号）：特願2004-189213
公開番号（公開出願番号）：特開2006-013990
出願日： 2004年06月28日
公開日（公表日）： 2006年01月12日
要約：
【課題】本発明は、データをストローブ信号に同期させて取り込む際のデータとストローブ信号の同期を簡単かつ適切にとる遅延制御装置を提供する。【解決手段】遅延制御装置1は、MUX11がストローブ信号を選択しているときに、遅延素子13が、当該ストローブ信号を遅延値だけ遅延させて、データをストローブ信号に基づいて取り込むフリップフロップ23〜26に入力させ、MUX11がクロックを選択しているときに、遅延素子12と遅延素子13のクロックの遅延出力の位相を、位相比較器14で比較し、遅延制御回路15で、位相比較器14の比較結果に基づいて、第2遅延素子の遅延値を制御する。したがって、遅延素子13のフリップフロップ23〜26に至るまでの遅延値を基準となる遅延素子12の遅延値と等しくし、データ転送を適切に行うことができる。【選択図】 図1
請求項（抜粋）：
データの数に対応する数だけ設けられそれぞれ当該データをストローブ信号に基づいて取り込むフリップフロップと、選択信号に応じてストローブ信号とクロックを選択して出力する選択手段と、前記選択手段の選択するストローブ信号またはクロックが入力され遅延値が可変である第1遅延素子と第2遅延素子と、当該第1遅延素子と当該第2遅延素子の出力の位相を比較する位相比較手段と、当該位相比較手段の比較結果に基づいて前記第2遅延素子の遅延値を制御する遅延制御手段と、を備え、前記選択手段が前記ストローブ信号を選択しているとき、前記第2遅延素子が当該ストローブ信号を前記遅延値だけ遅延させて前記フリップフロップに出力する遅延制御装置であって、前記選択手段が前記クロックを選択すると、当該クロックの前記第1遅延素子と前記第2遅延素子の遅延出力を前記位相比較手段で比較し、前記遅延制御手段が、当該位相比較手段の比較結果に基づいて前記第2遅延素子の遅延値を制御することを特徴とする遅延制御装置。
IPC (4件)：
H03K 5/13 ,  H03K 19/017 ,  G06F 1/10 ,  G11C 11/407
FI (5件)：
H03K5/13 ,  H03K19/00 101N ,  G06F1/04 330A ,  G11C11/34 354C ,  G11C11/34 362S
Fターム (29件)：
5B079BC03 ,  5B079CC02 ,  5B079CC14 ,  5B079DD06 ,  5B079DD13 ,  5J001AA11 ,  5J001BB00 ,  5J001CC03 ,  5J001DD04 ,  5J056AA39 ,  5J056BB00 ,  5J056CC00 ,  5J056CC05 ,  5J056CC09 ,  5J056CC14 ,  5J056FF01 ,  5J056FF07 ,  5J056FF09 ,  5J056GG14 ,  5J056KK01 ,  5M024AA49 ,  5M024BB27 ,  5M024BB34 ,  5M024DD83 ,  5M024JJ04 ,  5M024JJ38 ,  5M024PP01 ,  5M024PP02 ,  5M024PP07
引用特許：
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM