特許
J-GLOBAL ID：200903073901069169

半導体回路基板およびその製造方法

発明者：
吉田 栄吉

吉田 栄吉 について

, 
小野 裕司

小野 裕司 について

, 
山中 英二

山中 英二 について

, 
根本 道夫

根本 道夫 について


出願人/特許権者：
エヌイーシートーキン株式会社

エヌイーシートーキン株式会社 について


公報種別：公開公報
出願番号（国際出願番号）：特願2001-168347
公開番号（公開出願番号）：特開2002-368101
出願日： 2001年06月04日
公開日（公表日）： 2002年12月20日
要約：
【要約】【課題】 MHz帯域からGHz帯域までの妨害電磁波を効率良く吸収でき、個々の半導体素子に分割されたときに、電磁波吸収の効果を示すことができる絶縁膜を介在して電磁雑音抑制体が形成された半導体回路基板を得る。【解決手段】 軟磁性薄膜からなる電磁雑音抑制体4を、絶縁膜9で被覆されたIC回路パターン11の所定位置に形成した半導体回路基板において、前記電磁雑音抑制体4が、前記絶縁膜9を介してIC回路パターンの全面に形成され、かつ前記電磁雑音抑制体4が、細分化されたパターンに加工処理されており、前記細分化されたパターンの寸法は、少なくとも、IC回路パターンの電源ライン2およびグランドライン3のパターンの最小寸法幅以下の寸法としたことを特徴とする絶縁膜を介在して電磁雑音抑制体が形成された半導体回路基板。
請求項（抜粋）：
軟磁性薄膜からなる電磁雑音抑制体を、絶縁膜で被覆されたIC回路パターンの所定位置に形成した半導体回路基板において、前記電磁雑音抑制体が、前記絶縁膜を介してIC回路パターンの全面に形成され、かつ前記電磁雑音抑制体が、細分化されたパターンに加工処理されており、前記細分化されたパターンの寸法は、少なくとも、IC回路パターンの導電性のパターンの最小寸法幅以下の寸法としたことを特徴とする絶縁膜を介在して電磁雑音抑制体が形成された半導体回路基板。
IPC (3件)：
H01L 21/822 ,  H01L 27/04 ,  H05K 9/00
FI (2件)：
H05K 9/00 Q ,  H01L 27/04 H
Fターム (8件)：
5E321AA17 ,  5E321BB51 ,  5E321GG07 ,  5E321GG11 ,  5F038BH10 ,  5F038BH19 ,  5F038BH20 ,  5F038EZ20
引用特許：
出願人引用 (3件) 審査官引用 (3件)

前のページに戻る

TOP

BOTTOM