特許
J-GLOBAL ID：200903073991258020

強誘電体メモリ装置およびその製造方法、半導体装置の製造方法

発明者：
佐次田 直也

佐次田 直也 について


出願人/特許権者：
富士通株式会社

富士通株式会社 について


代理人 (1件)： 伊東 忠彦
公報種別：公開公報
出願番号（国際出願番号）：特願2005-253909
公開番号（公開出願番号）：特開2007-067294
出願日： 2005年09月01日
公開日（公表日）： 2007年03月15日
要約：
【課題】 導電性プラグの上に形成された強誘電体キャパシタにおいて、強誘電体膜の配向方向を、下地の自己配向膜を使って効率的に制御する。【解決手段】 強誘電体キャパシタの下部電極下に形成される自己配向膜と、その下の導電性プラグとの間に、厚さが10nm以下の薄い酸化膜を形成し、前記自己配向膜に対する導電性プラグ中の結晶粒の配向の影響を遮断し、さらに前記酸化膜上に薄い窒化膜を形成し、自己配向膜中の金属元素が酸化膜表面の酸素に捕獲されて初期の自己配向性が発現しなくなる問題を回避する。【選択図】 図5
請求項（抜粋）：
半導体基板と、 前記半導体基板上に形成された、第1および第2の拡散領域を含む電界効果トランジスタと、 前記半導体基板上に、前記電界効果トランジスタを覆うように形成された層間絶縁膜と、 前記層間絶縁膜中に形成され、前記第1の拡散領域とコンタクトする導電性プラグと、 前記層間絶縁膜上に、前記導電性プラグにコンタクトして形成される強誘電体キャパシタとよりなる強誘電体メモリ装置であって、 前記強誘電体キャパシタは強誘電体膜と、強誘電体膜を上下に挟持する上部電極および下部電極よりなり、前記下部電極は前記導電性プラグに電気的に接続されており、 前記導電性プラグと前記下部電極との間には酸素を含む層が介在し、 前記酸素を含む層と前記下部電極との間には窒素を含む層が介在し、 前記窒素を含む層と前記下部電極との間には、自己配向性を有する物質よりなる自己配向層が介在することを特徴とする強誘電体メモリ装置。
IPC (2件)：
H01L 21/824 ,  H01L 27/105
FI (1件)：
H01L27/10 444B
Fターム (17件)：
5F083FR02 ,  5F083JA15 ,  5F083JA35 ,  5F083JA36 ,  5F083JA38 ,  5F083JA39 ,  5F083JA40 ,  5F083JA43 ,  5F083JA56 ,  5F083MA05 ,  5F083MA06 ,  5F083MA17 ,  5F083MA19 ,  5F083NA01 ,  5F083PR21 ,  5F083PR22 ,  5F083PR33
引用特許：
出願人引用 (1件) 審査官引用 (3件)

前のページに戻る

TOP

BOTTOM