特許

J-GLOBAL ID：200903074153737303

半導体記憶装置とその製造方法

発明者： 成田 薫
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 鈴木 章夫
公報種別：公開公報
出願番号（国際出願番号）：特願平7-292086
公開番号（公開出願番号）：特開平9-116112
出願日： 1995年10月14日
公開日（公表日）： 1997年05月02日
要約：

【要約】【課題】 1トランジスタ-1容量のDRAMにおいて、容量の微細化を図るとリーク電流によるデータの保持時間が短くなり、データ保持特性が劣化される。【解決手段】 一導電型の半導体基板1の表面絶縁膜10上に多結晶シリコン膜11を形成し、かつこれらに開口部13を設けて半導体基板1を露呈し、かつ開口部13の内壁に設けた側壁12により多結晶シリコン膜11と半導体基板1とを接続する。開口部13にゲート絶縁膜4とゲート電極3を形成し、多結晶シリコン膜11に逆導電型のソース・ドレイン領域11D,11Sを形成して多結晶シリコントランジスタとMOSトランジスタを直列接続したセルトランジスタを構成する。蓄積電極6、容量絶縁膜7、容量電極8で構成される容量におけるデータの保持時にはドレイン領域11Dと半導体基板1とは絶縁状態にあり、データが半導体基板1にリークされることが防止され、保持時間を長くしてデータ保持特性を改善する。

請求項（抜粋）：

1つのセルトランジスタと、データを蓄積する1つの容量とで構成される半導体記憶装置において、前記セルトランジスタは、半導体基板上に絶縁状態に形成された多結晶シリコントランジスタと、前記半導体基板に形成されるMOSトランジスタとを直列接続した構成としたことを特徴とする半導体記憶装置。

IPC (3件)：

H01L 27/108 ,  H01L 21/8242 ,  H01L 29/786

FI (3件)：

H01L 27/10 671 C ,  H01L 27/10 671 Z ,  H01L 29/78 613 B

引用特許：

審査官引用 (4件)

• 半導体装置のメモリセル構造
  公報種別：公開公報   出願番号：特願平6-025550   出願人：三菱電機株式会社
• 特開平4-286128
  
• 半導体装置
  公報種別：公開公報   出願番号：特願平4-096527   出願人：関西日本電気株式会社
• 特開平4-306875