特許
J-GLOBAL ID：200903074314879162
半導体装置及びその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
高橋 詔男 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-361107
公開番号（公開出願番号）：特開平11-195755
出願日： 1997年12月26日
公開日（公表日）： 1999年07月21日
要約：
【要約】【課題】 回路変更が生じたり、あるいは拡散工程中にトラブルが発生して半導体装置の再作製が必要になった場合に、素子分離領域から再作製する時間を大幅に短縮することのできる半導体装置及びその製造方法を提供する。【解決手段】 半導体基板11に、半導体素子を有するチップを複数形成し、これらのチップを、論理回路用配線が形成されたチップ12と、論理回路用配線が形成されていないチップ13とにより構成したことを特徴とする。
請求項（抜粋）：
半導体基板に、半導体素子を有するチップが複数形成され、これらのチップは、論理回路用配線が形成されたチップと、論理回路用配線が形成されていないチップとにより構成されていることを特徴とする半導体装置。
IPC (3件)：
H01L 27/04
, H01L 21/822
, H01L 21/82
H01L 27/04 A
, H01L 21/82 D
