特許
J-GLOBAL ID：200903074443458300
半導体装置及びその製造方法、並びに電子機器
発明者：
出願人/特許権者：
代理人 (1件)：
上柳 雅誉 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-207076
公開番号（公開出願番号）：特開2002-026240
出願日： 2000年07月07日
公開日（公表日）： 2002年01月25日
要約：
【要約】【課題】 半導体チップの電極を貫通してあけたビアー内壁に絶縁膜を施こすとともに、半導体チップを積層し、ビアー内に充填したメッキにより各半導体チップの電極を電気的に接続し、かつ、各半導体チップを充填したメッキで結合したため、製造が容易で、メッキ接着強度が良く、小型の半導体装置およびその製造方法、ならびにこれを用いた電子機器を提供する。【解決手段】 複数の半導体チップを積層して多層化した半導体装置である。半導体チップの電極を貫通してあけたビアーと、該ビアー内に各半導体チップの電極を接続し導電するとともに、積層した半導体チップを結合するメッキの結合柱部材を設けた構成とするものである。
請求項（抜粋）：
複数の半導体チップを積層して多層化した半導体装置において、半導体チップの電極を貫通してあけたビアーと、該ビアー内に各半導体チップの電極を接続して導通し積層した半導体チップを機械的に結合するメッキ材の結合柱部材を設けたことを特徴とする半導体装置。
IPC (4件)：
H01L 25/065
, H01L 25/07
, H01L 25/18
, H01L 23/52
H01L 25/08 Z
, H01L 23/52 C
