特許
J-GLOBAL ID：200903074479692245

半導体装置及びその製造方法

発明者：
住川 雅人

住川 雅人 について

, 
田中 和美

田中 和美 について


出願人/特許権者：
シャープ株式会社

シャープ株式会社 について


代理人 (1件)： 小池 隆彌
公報種別：公開公報
出願番号（国際出願番号）：特願平11-220620
公開番号（公開出願番号）：特開2001-044197
出願日： 1999年08月04日
公開日（公表日）： 2001年02月16日
要約：
【要約】【課題】 ボンディング時等における圧力により破壊されにくい半導体装置及びその製造方法を提供する。【解決手段】 LSIチップ11にはスルーホール14が形成されており、そのスルーホール14には導電性材料が充填され貫通電極12が形成されている。貫通電極12はLSIチップ11の厚み方向の中央部分において断面積が減少している。
請求項（抜粋）：
半導体基板を貫通する貫通電極を有してなる半導体装置において、前記貫通電極は、前記半導体基板の表面から裏面に到る途中に、断面積が変化している部位を有することを特徴とする半導体装置。
Fターム (10件)：
5F033MM13 ,  5F033MM17 ,  5F033MM30 ,  5F033NN30 ,  5F033PP15 ,  5F033PP27 ,  5F033QQ19 ,  5F033QQ37 ,  5F033RR04 ,  5F033VV07
引用特許：
審査官引用 (8件)
  • 半導体基板及びその製造方法
    公報種別：公開公報   出願番号：特願平6-330476   出願人：日本電気株式会社
  • 半導体装置
    公報種別：公開公報   出願番号：特願平3-219109   出願人：富士通株式会社
  • 特開昭62-222656
全件表示

前のページに戻る

TOP

BOTTOM