特許

J-GLOBAL ID：200903074537080107

CMOSデバイスの自己形成金属シリサイド化ゲート

発明者： ルオ、ジーチオン ,  ファン、スンフェイ ,  チュー、ホイロン
出願人/特許権者： インターナショナル・ビジネス・マシーンズ・コーポレーション
代理人 (4件)： 上野 剛史 ,  太佐 種一 ,  市位 嘉宏 ,  坂口 博
公報種別：公表公報
出願番号（国際出願番号）：特願2007-551329
公開番号（公開出願番号）：特表2008-527743
出願日： 2006年01月10日
公開日（公表日）： 2008年07月24日
要約：

【課題】 CMOSデバイスの自己形成金属シリサイド化ゲートを提供すること。【解決手段】 シリサイドが自己形成され(すなわち、別個の金属/シリコン反応ステップを必要とせずに形成され)、シリコン材料のCMP又はエッチ・バックを必要としない、金属シリサイド・ゲートをFETデバイスに形成するためのプロセス。第1のシリコン材料層(3)(ポリシリコン又はアモルファス・シリコン)が、ゲート誘電体(2)の上に形成され、次いで、金属層(4)が第1のシリコン材料層(3)の上に形成され、金属層(4)の上に第2のシリコン材料層(5)が形成される。その後、ソース/ドレイン活性化アニールのような高温(700°Cより高い)処理ステップが実施され、このステップは、金属層(4)の金属を第1のシリコン材料層(13)におけるシリコン材料と反応させることにより、ゲート誘電体(2)の上にシリサイド層(30)を形成するのに有効である。第2の高温処理ステップ(ソース/ドレインのシリサイド化のような)を実施することができ、これは第2のシリコン材料層(5)におけるシリコン材料から第2のシリサイド層(50)を形成するのに有効である。シリサイド層の厚さは、高温処理において、第1のシリコン材料層の実質的にすべて及び第2のシリコン材料層の少なくとも一部が、シリサイド材料で置き換えられるような厚さである。従って、完全シリサイド化ゲート構造体を生成することができる。【選択図】 図6

請求項（抜粋）：

少なくとも1つの高温プロセスを含むFETデバイスの製造プロセスにおいて、基板(1)上にゲート誘電体(2)を有するシリサイド化ゲート構造体(100)を形成するための方法であって、 前記ゲート誘電体(2)の上に第1のシリコン材料層(3)を形成するステップと、 前記第1のシリコン材料層(3)の上に金属層(4)を形成するステップと、 前記金属層(4)の上に第2のシリコン材料層(5)を形成するステップと、 前記形成ステップの後で前記高温プロセスを実施するステップと、 を含み、前記高温プロセスが、前記金属を前記第1のシリコン材料層(3)における前記シリコン材料と反応させることにより、前記ゲート誘電体(2)に接触する第1のシリサイド層(30)を形成するのに有効であり、前記第1のシリコン材料層(3)における前記シリコン材料が、前記第1のシリサイド層(30)におけるシリサイド材料で置き換えられる、方法。

IPC (7件)：

H01L 29/78 ,  H01L 21/823 ,  H01L 27/092 ,  H01L 29/786 ,  H01L 21/28 ,  H01L 29/423 ,  H01L 29/49

FI (5件)：

H01L29/78 301G ,  H01L27/08 321D ,  H01L29/78 617M ,  H01L21/28 301S ,  H01L29/58 G

Fターム (72件)：

4M104AA01 ,  4M104AA02 ,  4M104AA03 ,  4M104AA09 ,  4M104BB20 ,  4M104BB21 ,  4M104BB22 ,  4M104BB24 ,  4M104BB25 ,  4M104BB26 ,  4M104BB27 ,  4M104BB28 ,  4M104CC05 ,  4M104DD79 ,  4M104DD84 ,  4M104FF13 ,  4M104GG08 ,  4M104GG09 ,  4M104GG10 ,  4M104HH20 ,  5F048AA07 ,  5F048AC03 ,  5F048BA01 ,  5F048BA14 ,  5F048BB05 ,  5F048BB08 ,  5F048BB09 ,  5F048BB11 ,  5F048BB13 ,  5F048BF06 ,  5F048BF16 ,  5F110AA16 ,  5F110BB04 ,  5F110CC02 ,  5F110DD05 ,  5F110DD13 ,  5F110EE05 ,  5F110EE15 ,  5F110EE48 ,  5F110FF01 ,  5F110GG01 ,  5F110GG02 ,  5F110GG03 ,  5F110GG12 ,  5F110HK05 ,  5F110HK40 ,  5F110QQ08 ,  5F140AA40 ,  5F140AB03 ,  5F140AC36 ,  5F140BA01 ,  5F140BA03 ,  5F140BA05 ,  5F140BD09 ,  5F140BD11 ,  5F140BF01 ,  5F140BF08 ,  5F140BF11 ,  5F140BF18 ,  5F140BF21 ,  5F140BF28 ,  5F140BF32 ,  5F140BG08 ,  5F140BG34 ,  5F140BG37 ,  5F140BG44 ,  5F140BJ01 ,  5F140BJ08 ,  5F140BK21 ,  5F140BK34 ,  5F140CF00 ,  5F140CF04

引用特許：

審査官引用 (4件)

• 半導体装置及びその製造方法
  公報種別：公開公報   出願番号：特願平5-345972   出願人：株式会社日立製作所
• 半導体装置およびその製造方法
  公報種別：公開公報   出願番号：特願平9-316235   出願人：新日本製鐵株式会社
• 半導体装置およびその製造方法
  公報種別：公開公報   出願番号：特願平9-169793   出願人：ソニー株式会社
• MIS型半導体装置及びその製造方法
  公報種別：公開公報   出願番号：特願平11-052683   出願人：株式会社東芝