特許
J-GLOBAL ID:200903074559070636
半導体装置及び半導体装置の製造方法
発明者:
出願人/特許権者:
代理人 (2件):
西山 恵三
, 内尾 裕一
公報種別:公開公報
出願番号(国際出願番号):特願2004-183667
公開番号(公開出願番号):特開2006-012895
出願日: 2004年06月22日
公開日(公表日): 2006年01月12日
要約:
【課題】 半導体素子の搭載されたで導電性基板に、導電性基板の表裏面の導通をとる高アスペクト比、小径の貫通孔を、高温プロセスを使用する事なく形成する。【解決手段】 あらかじめその表面に半導体素子及び該半導体素子と繋がる電気接続部が作りこまれている、半導体基板またはガラス基板からなる導電性基板の所定位置に、少なくとも1つの貫通孔をレーザ等で形成し、該貫通孔の内側表面に蒸着重合法により絶縁層を形成し、該絶縁層の内側表面およびそれと連なる該貫通孔の開孔部周辺部に、無電解メッキ等により導電層を該電気接続部と繋がるように形成する事で、該電気接続部と基板の裏面あるいは側面との導通をとる。【選択図】 図1
請求項(抜粋):
表面に半導体素子が形成された半導体装置において、該半導体基板の表面に形成された無機絶縁層と、該無機絶縁層の表面の所定領域に蒸着重合法により形成された有機絶縁層と、該無機絶縁層と有機絶縁層の上に形成された導電層とを有し、該導電層は該半導体素子と接続するパターニング配線をなしていることを特徴とする半導体装置。
IPC (2件):
FI (1件):
Fターム (46件):
5F033GG00
, 5F033GG01
, 5F033GG03
, 5F033HH07
, 5F033HH11
, 5F033HH13
, 5F033HH14
, 5F033JJ01
, 5F033JJ07
, 5F033JJ11
, 5F033JJ13
, 5F033JJ14
, 5F033KK07
, 5F033KK11
, 5F033KK13
, 5F033KK14
, 5F033MM30
, 5F033NN05
, 5F033PP00
, 5F033PP26
, 5F033PP27
, 5F033PP28
, 5F033QQ00
, 5F033QQ08
, 5F033QQ09
, 5F033QQ10
, 5F033QQ12
, 5F033QQ13
, 5F033QQ37
, 5F033QQ76
, 5F033RR04
, 5F033RR06
, 5F033RR14
, 5F033RR15
, 5F033SS00
, 5F033SS07
, 5F033SS11
, 5F033SS21
, 5F033TT04
, 5F033TT07
, 5F033VV07
, 5F033WW00
, 5F033WW01
, 5F033XX03
, 5F033XX12
, 5F033XX34
引用特許:
前のページに戻る