特許

J-GLOBAL ID：200903074561895847

半導体装置及びその製造方法

発明者： 挾間 克樹
出願人/特許権者： 新日本製鐵株式会社
代理人 (1件)： 國分 孝悦
公報種別：公開公報
出願番号（国際出願番号）：特願平8-272961
公開番号（公開出願番号）：特開平9-153601
出願日： 1996年09月24日
公開日（公表日）： 1997年06月10日
要約：

【要約】【課題】 メモリセル領域の第1の多結晶シリコン膜の不純物濃度を比較的低濃度に保つとともに、周辺トランジスタの第1の多結晶シリコン膜の不純物濃度を比較的高濃度にできるようにする。【解決手段】 第1の多結晶シリコン膜、層間絶縁膜、第2の多結晶シリコン膜の積層を含む複合ゲート構造に形成された第1のトランジスタと、第3の多結晶シリコン膜と、第4の多結晶シリコン膜との積層を含む単一ゲート構造に形成された第2のトランジスタとを備え、前記第1の多結晶シリコン膜と第3の多結晶シリコン膜とを実質的に同じ厚みに形成するとともに、互いに独立に制御された異なる不純物濃度で形成し、前記第2の多結晶シリコン膜と第4の多結晶シリコン膜とを実質的に同じ厚みに形成するとともに、前記第2の多結晶シリコン膜、第4の多結晶シリコン膜及び第3の多結晶シリコン膜を実質的に同じ不純物濃度で形成する。

請求項（抜粋）：

第1の多結晶シリコン膜、層間絶縁膜、第2の多結晶シリコン膜の積層を含む複合ゲート構造に形成された第1のトランジスタと、第3の多結晶シリコン膜と、第4の多結晶シリコン膜との積層を含む単一ゲート構造に形成された第2のトランジスタとを備え、前記第1の多結晶シリコン膜と前記第3の多結晶シリコン膜とは実質的に同じ厚みに形成されているとともに、互いに独立に制御された異なる不純物濃度で形成され、前記第2の多結晶シリコン膜と第4の多結晶シリコン膜とは実質的に同じ厚みに形成されているとともに、前記第2の多結晶シリコン膜、前記第4の多結晶シリコン膜及び前記第3の多結晶シリコン膜は実質的に同じ不純物濃度で形成されていることを特徴とする半導体装置。

IPC (7件)：

H01L 27/115 ,  H01L 21/225 ,  H01L 21/316 ,  H01L 21/318 ,  H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792

FI (5件)：

H01L 27/10 434 ,  H01L 21/225 P ,  H01L 21/316 S ,  H01L 21/318 C ,  H01L 29/78 371

引用特許：

審査官引用 (4件)

• 半導体装置の製造方法
  公報種別：公開公報   出願番号：特願平3-201033   出願人：富士通株式会社
• 絶縁ゲイト型電界効果半導体装置およびその作製方法
  公報種別：公開公報   出願番号：特願平5-082654   出願人：株式会社半導体エネルギー研究所
• 特開平2-001176
  
• 特開平2-001176