特許

J-GLOBAL ID：200903074587128739

半導体装置および半導体装置の製造方法

発明者： 齊野 敢太
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 丸山 隆夫
公報種別：公開公報
出願番号（国際出願番号）：特願平10-192115
公開番号（公開出願番号）：特開2000-022153
出願日： 1998年07月07日
公開日（公表日）： 2000年01月21日
要約：

【要約】【課題】 微細パターン化を可能とする半導体装置および半導体装置の製造方法を得る。【解決手段】 半導体基板上に形成された2段階のテーパ角を有する溝と、この溝の側面および底面に形成された熱酸化膜と、溝を埋設した熱酸化膜サイドウォール8およびCVD酸化膜11と、熱酸化膜サイドウォール8およびCVD酸化膜11の上を覆ったゲート酸化膜12と、さらにこの上を覆ったゲートポリシリコン13とを有し、トレンチの上端部が熱酸化膜サイドウォール8によってゲートポリシリコン13から保護された構成とされる。本構成によれば、熱酸化によって形成した熱酸化膜をトレンチ分離形成終了まで残置させる。故に、酸化膜ウェットエッチングによるトレンチ上端部の酸化膜の後退量を最小限に抑えることができる。さらに、MOSトランジスタの逆狭チャネル効果を抑制することが可能となる。

請求項（抜粋）：

半導体基板上に形成された2段階のテーパ角を有する溝(トレンチ)と、該溝の側面および底面に形成された熱酸化膜と、前記溝を埋設した熱酸化膜サイドウォールおよびCVD酸化膜と、ゲート酸化膜と、該ゲート酸化膜と前記熱酸化膜サイドウォールおよびCVD酸化膜の上を覆ったゲートポリシリコンとを有し、前記トレンチの上端部が前記熱酸化膜サイドウォールによって前記ゲートポリシリコンから保護された構成とされたことを特徴とする半導体装置。

IPC (6件)：

H01L 29/78 ,  H01L 21/28 301 ,  H01L 21/28 ,  H01L 21/316 ,  H01L 21/76 ,  H01L 21/3205

FI (7件)：

H01L 29/78 301 R ,  H01L 21/28 301 A ,  H01L 21/28 301 T ,  H01L 21/316 S ,  H01L 21/316 X ,  H01L 21/76 L ,  H01L 21/88 B

Fターム (57件)：

4M104AA01 ,  4M104BB01 ,  4M104CC05 ,  4M104DD37 ,  4M104DD43 ,  4M104FF14 ,  4M104GG09 ,  4M104HH18 ,  5F032AA16 ,  5F032AA36 ,  5F032AA44 ,  5F032AA49 ,  5F032AA67 ,  5F032AA70 ,  5F032AA77 ,  5F032CA17 ,  5F032DA02 ,  5F032DA03 ,  5F032DA25 ,  5F032DA28 ,  5F032DA30 ,  5F032DA33 ,  5F032DA53 ,  5F033AA02 ,  5F033AA04 ,  5F033AA17 ,  5F033AA54 ,  5F033AA63 ,  5F033AA65 ,  5F033AA66 ,  5F033AA75 ,  5F033BA02 ,  5F033BA15 ,  5F033BA33 ,  5F033BA37 ,  5F033CA04 ,  5F040DA00 ,  5F040DC01 ,  5F040EC01 ,  5F040EC04 ,  5F040EC07 ,  5F040EC13 ,  5F040EK05 ,  5F040FC00 ,  5F040FC10 ,  5F040FC28 ,  5F058BA02 ,  5F058BD01 ,  5F058BD04 ,  5F058BD07 ,  5F058BF02 ,  5F058BF03 ,  5F058BF04 ,  5F058BF09 ,  5F058BF62 ,  5F058BH20 ,  5F058BJ06

引用特許：

審査官引用 (3件)

• トレンチ分離構造を備えた半導体装置およびその製造方法
  公報種別：公開公報   出願番号：特願平8-132205   出願人：三菱電機株式会社
• 半導体集積回路装置およびその製造方法
  公報種別：公開公報   出願番号：特願平6-222584   出願人：日本電気株式会社
• 特開昭58-131747