特許
J-GLOBAL ID:200903074605530264
半導体素子及びこの半導体素子を用いた装置
発明者:
,
,
,
,
,
,
,
出願人/特許権者:
代理人 (1件):
野河 信太郎
公報種別:公開公報
出願番号(国際出願番号):特願2007-241162
公開番号(公開出願番号):特開2009-076485
出願日: 2007年09月18日
公開日(公表日): 2009年04月09日
要約:
【課題】高速な書込み及び消去動作を比較的低電圧で行い、かつ書換え劣化を抑えることで、メモリウインドウが大きく信頼性の高いメモリ素子を、低コストで提供する。【解決手段】メモリ素子は、絶縁基板上に設けられた半導体層と、P型の導電型を有する第1の拡散層領域及び第2の拡散層領域と、第1の拡散層領域と第2の拡散層領域との間のチャネル領域を覆い、チャネル領域より電荷を注入され得る電荷蓄積膜と、電荷蓄積膜をはさんでチャネル領域とは反対側に位置するゲート電極とを有する。【選択図】図1
請求項(抜粋):
絶縁基板上に設けられた半導体層と、
前記半導体層内に設けられた、P型の導電型を有する第1の拡散層領域及び第2の拡散層領域と、
少なくとも前記半導体層内の前記第1の拡散層領域と前記第2の拡散層領域との間のチャネル領域を覆い、該チャネル領域より電荷が注入され得る電荷蓄積膜と、
前記電荷蓄積膜をはさんで前記チャネル領域とは反対側に位置するゲート電極と、
を備える半導体素子。
IPC (6件):
H01L 21/824
, H01L 29/788
, H01L 29/792
, H01L 27/115
, H01L 27/10
, H01L 29/786
FI (4件):
H01L29/78 371
, H01L27/10 434
, H01L27/10 461
, H01L29/78 613B
Fターム (97件):
5F083EP17
, 5F083EP18
, 5F083EP22
, 5F083EP48
, 5F083EP49
, 5F083EP60
, 5F083EP62
, 5F083EP67
, 5F083ER02
, 5F083ER03
, 5F083ER09
, 5F083ER11
, 5F083ER13
, 5F083ER14
, 5F083ER29
, 5F083ER30
, 5F083GA01
, 5F083GA05
, 5F083GA06
, 5F083GA19
, 5F083GA21
, 5F083GA25
, 5F083GA28
, 5F083HA02
, 5F083JA03
, 5F083JA04
, 5F083JA19
, 5F083JA33
, 5F083JA36
, 5F083JA39
, 5F083JA40
, 5F083JA60
, 5F083LA21
, 5F083ZA12
, 5F083ZA19
, 5F101BA45
, 5F101BA54
, 5F101BB02
, 5F101BC02
, 5F101BC11
, 5F101BC13
, 5F101BD04
, 5F101BD30
, 5F101BE02
, 5F101BE05
, 5F101BE07
, 5F101BF01
, 5F101BF02
, 5F101BF03
, 5F101BF09
, 5F110AA14
, 5F110AA16
, 5F110BB02
, 5F110BB08
, 5F110CC02
, 5F110DD01
, 5F110DD02
, 5F110DD03
, 5F110DD06
, 5F110DD13
, 5F110DD14
, 5F110DD15
, 5F110DD17
, 5F110EE03
, 5F110EE04
, 5F110EE06
, 5F110EE08
, 5F110EE09
, 5F110EE24
, 5F110EE30
, 5F110FF02
, 5F110FF30
, 5F110GG01
, 5F110GG02
, 5F110GG03
, 5F110GG06
, 5F110GG12
, 5F110GG13
, 5F110GG15
, 5F110GG22
, 5F110GG25
, 5F110GG28
, 5F110GG29
, 5F110GG35
, 5F110GG42
, 5F110GG52
, 5F110GG54
, 5F110GG60
, 5F110HJ01
, 5F110HJ04
, 5F110HJ13
, 5F110HJ16
, 5F110HJ23
, 5F110NN03
, 5F110NN23
, 5F110NN24
, 5F110PP03
引用特許: