特許
J-GLOBAL ID：200903074610900878

読み出し専用メモリ装置

発明者：
アレン ペイン ミルズ ジュニア

アレン ペイン ミルズ ジュニア について


出願人/特許権者：
ルーセント テクノロジーズ インコーポレイテッド

ルーセント テクノロジーズ インコーポレイテッド について


代理人 (1件)： 三俣 弘文
公報種別：公開公報
出願番号（国際出願番号）：特願平9-303190
公開番号（公開出願番号）：特開平10-150156
出願日： 1997年11月05日
公開日（公表日）： 1998年06月02日
要約：
【要約】【課題】 デザインルールをさらに縮小し、かつメモリ密度を上げるためにワード線とビット線を接続する素子の構造を単純化したROMを提供する。【解決手段】 本発明は、ポリシリコンポスト30をワード線28とビット線40の間の抵抗素子として用いたROMに関する。一実施例においては、ワード線28に直交するビット線40とは絶縁層70により分離されている。各ワード線とビット線の重なり合った部分がセルサイトを構成し、絶縁層に記録されるべきデータを表すメモリアルゴリズムにより決定されるセルサイトの場所に開口32が形成される。データ抵抗体30が各開口32内に堆積され、このデータ抵抗体30がそのセルサイトでワード線28とビット線40とを接続する。
請求項（抜粋）：
(A)第1絶縁層(72)と、(B)前記第1絶縁層(72)により支持され、互いに離間し平行に配列されたワード線(28)と、(C)前記ワード線(28)と前記第1絶縁層(72)とにより支持される第2絶縁層(70)と、この第2絶縁層(70)にワード線(28)に対するアクセスを提供する開口(32)が形成され、(D)ワード線(28)に接触するよう前記開口(32)内に形成されたデータ抵抗体(30)と、(E)前期第2絶縁層(70)に支持され、前期データ抵抗体(30)により導通し、前記ワード線(28)と直交しかつ絶縁分離されている互いに離間し平行に配接されたビット線(40)と、からなる読み出し専用メモリ装置において、前記ワード線(28)とビット線(40)の交差部がセルサイトを形成し、前記開口(32)とデータ抵抗体(30)とは、メモリアルゴリズムにより決められたセルサイトにのみ形成されていることを特徴とする読み出し専用メモリ装置。
IPC (2件)：
H01L 27/10 431 ,  G11C 17/00
FI (2件)：
H01L 27/10 431 ,  G11C 17/00 Z
引用特許：
出願人引用 (3件) 審査官引用 (3件)

前のページに戻る

TOP

BOTTOM