特許
J-GLOBAL ID:200903074686119792
半導体集積回路
発明者:
,
,
,
,
出願人/特許権者:
代理人 (8件):
鈴江 武彦
, 河野 哲
, 中村 誠
, 蔵田 昌俊
, 峰 隆司
, 福原 淑弘
, 村松 貞男
, 橋本 良郎
公報種別:公開公報
出願番号(国際出願番号):特願2005-247810
公開番号(公開出願番号):特開2005-353275
出願日: 2005年08月29日
公開日(公表日): 2005年12月22日
要約:
【課題】NANDセル型EEPROMにおいて、データ書込み動作中に並行して書き込みデータの入力動作を可能とし、書き込みシーケンス全体の所要時間を短縮する。【解決手段】動作終了後にその動作のパス/フェイル結果が半導体チップ内に保持される第1の動作及び第2の動作を備え、第1の動作と第2の動作を連続して行った際に、第1及び第2の動作終了後に第1の動作のパス/フェイル結果と第2の動作のパス/フェイル結果の両方を出力する動作を有する。【選択図】 図5
請求項(抜粋):
第1の動作と第2の動作が並列に実行可能であり、
前記第1の動作が実行中か否かを表わす第1の情報及び前記第2の動作が実行可能か否かを表わす第2の情報の両方を外部に出力することを特徴とする半導体集積回路。
IPC (3件):
G11C16/02
, G11C16/04
, G11C16/06
FI (5件):
G11C17/00 611G
, G11C17/00 613
, G11C17/00 634G
, G11C17/00 622E
, G11C17/00 601T
Fターム (19件):
5B125BA02
, 5B125CA01
, 5B125DA04
, 5B125DB02
, 5B125DB03
, 5B125EA01
, 5B125EA02
, 5B125EA03
, 5B125EA05
, 5B125EB01
, 5B125EE04
, 5B125EE07
, 5B125EE18
, 5B125EE19
, 5B125EK06
, 5B125EK07
, 5B125EK10
, 5B125FA01
, 5B125FA02
引用特許:
前のページに戻る