特許
J-GLOBAL ID：200903074711049672
計算機システム及びメモリアクセス方法
発明者：
出願人/特許権者：
代理人 (1件)：
工藤 実
公報種別：公開公報
出願番号（国際出願番号）：特願2006-131028
公開番号（公開出願番号）：特開2007-304747
出願日： 2006年05月10日
公開日（公表日）： 2007年11月22日
要約：
【課題】高速に起動し、且つ、高速に動作する計算機システムを提供すること。【解決手段】本発明に係る計算機システム1は、第1記憶装置21と、その第1記憶装置21と性能の異なる第2記憶装置22と、第1及び第2記憶装置22へのアクセスを行うデータ処理装置とを備える。第1、第2記憶装置21、22は、ブロック毎に区分けされる。あるブロックを指し示す第1論理ブロックアドレスへの第1回目のアクセス時、データ処理装置は、第1記憶装置21のうち第1論理ブロックアドレスに対応する第1物理ブロックアドレスにアクセスする。また、第1論理ブロックアドレスへの第m回目(mは2以上の任意の整数)のアクセス時、データ処理装置は、そのブロックの内容を第2記憶装置22の空きブロックへコピーし、第2記憶装置22のうちコピー先に対応する第2物理ブロックアドレスにアクセスする。【選択図】図1
請求項（抜粋）：
第1記憶装置と、
前記第1記憶装置と性能の異なる第2記憶装置と、
前記第1、第2記憶装置へのアクセスを行うデータ処理装置と
を備え、
前記第1、第2記憶装置は、ブロック毎に区分けされ、
あるブロックを指し示す第1論理ブロックアドレスへの第1回目のアクセス時、前記データ処理装置は、前記第1記憶装置のうち前記第1論理ブロックアドレスに対応する第1物理ブロックアドレスにアクセスし、
前記第1論理ブロックアドレスへの第m回目(mは2以上の任意の整数)のアクセス時、前記データ処理装置は、前記あるブロックの内容を前記第2記憶装置の空きブロックへコピーし、前記第2記憶装置のうちコピー先に対応する第2物理ブロックアドレスにアクセスする
計算機システム。
IPC (3件)：
G06F 12/06
, G06F 12/02
, G06F 12/10
G06F12/06 522D
, G06F12/02 570A
, G06F12/10 501F
5B005JJ12
, 5B005MM51
, 5B005RR04
, 5B060AA06
, 5B060AB26
