特許
J-GLOBAL ID:200903074781369887

降圧型スイッチングレギュレータおよびその制御回路ならびにそれを用いた電子機器

発明者:
出願人/特許権者:
代理人 (1件): 森下 賢樹
公報種別:公開公報
出願番号(国際出願番号):特願2005-199688
公開番号(公開出願番号):特開2007-020315
出願日: 2005年07月08日
公開日(公表日): 2007年01月25日
要約:
【課題】 軽負荷時にインダクタ電流の向きの反転を確実に検出することが可能な降圧型スイッチングレギュレータおよびその制御回路を提供する。【解決手段】 パルス信号生成回路10は出力電圧Voutが所定の基準電圧に近づくようデューティ比が制御されるパルス信号SIG10を生成する。ドライバ回路20は、パルス信号SIG10にもとづき、スイッチングトランジスタM1および同期整流用トランジスタM2のゲートに印加する第1、第2ゲート電圧Vg1、Vg2を生成する。しきい値電圧生成部40は、第2ゲート電圧Vg2と同期した電圧であって、同期整流用トランジスタM2がオフすべき期間においてハイレベルとなり、同期整流用トランジスタM2がオンすべき期間においてローレベルとなるしきい値電圧Vthを生成する。軽負荷検出コンパレータ42は、スイッチング電圧Vswをしきい値電圧Vthと比較し、軽負荷検出信号SIG12を出力する。【選択図】 図1
請求項(抜粋):
同期整流方式の降圧型スイッチングレギュレータの制御回路であって、 直列に接続されたスイッチングトランジスタおよび同期整流用トランジスタを含み、2つのトランジスタの接続点に現れるスイッチング電圧を、本制御回路の外部に接続されるスイッチングレギュレータ出力回路に供給する出力段と、 前記スイッチングレギュレータの出力電圧が所定の基準電圧に近づくようデューティ比が制御されるパルス信号を生成するパルス信号生成回路と、 前記パルス信号にもとづき、前記スイッチングトランジスタおよび前記同期整流用トランジスタのゲートに印加すべき第1、第2ゲート電圧を生成するドライバ回路と、 前記スイッチング電圧を、前記第2ゲート電圧と同期した電圧であって、前記同期整流用トランジスタがオフすべき期間においてハイレベルとなり、前記同期整流用トランジスタがオンすべき期間においてローレベルとなるしきい値電圧と比較し、前記スイッチング電圧が前記しきい値電圧を上回ると所定レベルの軽負荷検出信号を出力する軽負荷検出回路と、を備え、 前記ドライバ回路は、前記軽負荷検出回路から前記所定レベルの軽負荷検出信号が出力されると、前記同期整流用トランジスタが強制的にオフするように前記第2ゲート電圧を制御することを特徴とする制御回路。
IPC (2件):
H02M 3/155 ,  H02M 7/21
FI (2件):
H02M3/155 H ,  H02M7/21 A
Fターム (17件):
5H006AA05 ,  5H006CA02 ,  5H006CB07 ,  5H006CC02 ,  5H006DA04 ,  5H006DB01 ,  5H006DC05 ,  5H730AA14 ,  5H730AS01 ,  5H730BB13 ,  5H730DD04 ,  5H730EE13 ,  5H730EE60 ,  5H730FD01 ,  5H730FD26 ,  5H730FF01 ,  5H730FG05
引用特許:
出願人引用 (7件)
全件表示

前のページに戻る