特許

J-GLOBAL ID：200903074785748491

半導体メモリセルのキャパシタ構造及びその作製方法

発明者： ニコラス・ナーゲル ,  香取 健二
出願人/特許権者： ソニー株式会社
代理人 (1件)： 山本 孝久
公報種別：公開公報
出願番号（国際出願番号）：特願平9-003059
公開番号（公開出願番号）：特開平10-200072
出願日： 1997年01月10日
公開日（公表日）： 1998年07月31日
要約：

【要約】【課題】水素ガス雰囲気中での熱処理によっても損傷を受け難い上部電極を有する半導体メモリセルのキャパシタ構造及びその作製方法を提供する。【解決手段】半導体メモリセルのキャパシタ構造は、下部電極と、該下部電極上に形成された強誘電体薄膜から成るキャパシタ薄膜と、該キャパシタ薄膜上に形成された上部電極とから構成され、該上部電極は、部分的に酸化されたPt<SB>1-x</SB>Ru<SB>x</SB>(但し、0.15≦x<1.0)から成る。

請求項（抜粋）：

下部電極と、該下部電極上に形成された強誘電体薄膜から成るキャパシタ薄膜と、該キャパシタ薄膜上に形成された上部電極とから構成され、該上部電極は、部分的に酸化されたPt<SB>1-x</SB>Ru<SB>x</SB>(但し、0.15≦x<1.0)から成ることを特徴とする半導体メモリセルのキャパシタ構造。

IPC (8件)：

H01L 27/108 ,  H01L 21/8242 ,  H01L 27/04 ,  H01L 21/822 ,  H01L 27/10 451 ,  H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792

FI (6件)：

H01L 27/10 651 ,  H01L 27/10 451 ,  H01L 27/04 C ,  H01L 27/10 621 Z ,  H01L 27/10 621 B ,  H01L 29/78 371

引用特許：

審査官引用 (3件)

• 酸素障壁が設けられた下部電極を有する強誘電体メモリ素子を具えた半導体デバイス
  公報種別：公表公報   出願番号：特願平8-511563   出願人：フィリップスエレクトロニクスネムローゼフェンノートシャップ
• 半導体メモリ
  公報種別：公開公報   出願番号：特願平7-138193   出願人：ソニー株式会社
• 特開平4-287968