特許
J-GLOBAL ID:200903074815526324

容量型加速度センサの製造方法

発明者:
出願人/特許権者:
代理人 (1件): 藤谷 修
公報種別:公開公報
出願番号(国際出願番号):特願平6-259240
公開番号(公開出願番号):特開平8-094666
出願日: 1994年09月28日
公開日(公表日): 1996年04月12日
要約:
【要約】【目的】容量型加速度センサの製造を容易にすること。【構成】シリコン基板4の電極取出面12に対応する上部ガラス基板2の内表面にY軸方向に凹部53を形成。シリコン基板はチップのX軸に垂直な端面に当たる位置に、チッピングの可能な肉厚50を残してY軸方向に延びた端面溝51a,51bを形成。Y軸方向の切断に対しては、上部ガラス基板の外表面から、凹部53のウエイト6の形成されている側に近いエッジ位置53aで、Y軸方向に沿って、チッピング可能な肉厚57を残してハーフカットの切断溝55を形成。下部ガラス基板3の外表面から、端面溝51a,51bに該当する位置に、Y軸方向に沿って、チッピング可能な肉厚58を残してハーフカットの切断溝56を形成。X軸方向に上部ガラス基板、半導体基板、下部ガラス基板の接合板をスクライビングした後、Y軸方向にはチッピングにより、各チップに分離。
請求項(抜粋):
加速度による力を受けるウエイトとこのウエイトを撓み可能に支持する梁とからなる1チップの微細パターンが、相互に直行するX軸方向とY軸方向に繰り返し形成された半導体基板と、表面に固定電極とその固定電極に対してX軸方向に引き出された配線層とが形成され、前記ウエイトに対して微小間隔を隔てて、前記半導体基板の両面に接合する上部ガラス基板、下部ガラス基板とを有し、前記半導体基板と前記両ガラス基板との接合面には、前記配線層を前記半導体基板に非接触で案内する前記X軸方向に延びた溝が形成され、各チップに切断後には前記ガラス基板で覆われなくなる前記半導体基板の前記Y軸方向に延びた電極取出面には前記配線層に接続するパッド部が形成され、固定電極に対するパッド部は前記溝に連続した溝により島に分離された容量型加速度センサであって、前記半導体基板の両面に前記上部ガラス基板と前記下部ガラス基板とを接合した後、前記X軸方向及び前記Y軸方向に分離して多数の容量型加速度センサのチップを得る方法において、前記半導体基板の前記電極取出面に対応する前記上部ガラス基板の内表面には、ガラス基板が半導体基板に接合しないように前記Y軸方向に凹部が形成されており、前記半導体基板は前記チップの前記X軸に垂直な端面に当たる位置に、チッピングの可能な肉厚を残して前記Y軸方向に延びた端面溝が形成されており、前記Y軸方向の切断に対して、前記上部ガラス基板の外表面から、前記凹部の前記ウエイトの形成されている側に近いエッジ位置で、Y軸方向に沿って、チッピング可能な肉厚を残してハーフカットの切断溝を形成し、前記Y軸方向の切断に対して、前記下部ガラス基板の外表面から、前記半導体基板に形成された端面溝に該当する位置に、前記Y軸方向に沿って、チッピング可能な肉厚を残してハーフカットの切断溝を形成し、前記X軸方向に前記上部ガラス基板、前記半導体基板、前記下部ガラス基板の接合板をスクライビングした後、前記Y軸方向にはチッピングにより、各チップに分離することを特徴とする容量型加速度センサの製造方法。
IPC (2件):
G01P 15/125 ,  H01L 29/84
引用特許:
出願人引用 (4件)
全件表示

前のページに戻る