特許
J-GLOBAL ID：200903074848284610
張り合わせSOI基板、その作製方法及びそれに形成されたMOSトランジスター
発明者：
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願平8-275905
公開番号（公開出願番号）：特開平10-125881
出願日： 1996年10月18日
公開日（公表日）： 1998年05月15日
要約：
【要約】【課題】 MOSトランジスターのショートチャネル効果を抑制することが可能な張り合わせSOI基板、その作製方法及びそれに形成されたMOSトランジスターを提供する。【解決手段】 第1のSiウエハー101 の表面上に第1のシリコン酸化膜102 を形成し、この酸化膜102 の上に裏面ゲート電極103 を形成し、裏面ゲート電極103 及び酸化膜102 の上に第2のシリコン酸化膜106 を形成し、酸化膜106 を平坦化した後、ウエハー101 に酸化膜106、102 及び電極103 を通してにSmart Cut 法おけるイオン注入を行うことにより、ウエハー101 における一定の深さにイオン注入のピークレンジを形成し、酸化膜106 の表面に第2のSiウエハー107 を張り合わせ、上記Siウエハー101 を上記イオン注入のピークレンジの部分で切断する。
請求項（抜粋）：
Siウエハーの表面上に第1の絶縁膜を形成する工程と、上記第1の絶縁膜の上に素子を形成する工程と、上記素子及び上記第1の絶縁膜の上に第2の絶縁膜を形成する工程と、上記第2の絶縁膜を平坦化する工程と、上記Siウエハーに上記第1、第2の絶縁膜及び上記素子を通してにSmart Cut 法おけるイオン注入を行うことにより、該Siウエハーにおける一定の深さにイオン注入のピークレンジを形成する工程と、上記第2の絶縁膜の表面に半導体ウエハーを張り合わせる工程と、上記Siウエハーを上記イオン注入のピークレンジの部分で切断する工程と、を具備することを特徴とする張り合わせSOI基板の作製方法。
IPC (5件)：
H01L 27/12
, H01L 21/02
, H01L 21/304 321
, H01L 29/786
, H01L 21/336
H01L 27/12 B
, H01L 21/02 B
, H01L 21/304 321 M
, H01L 29/78 617 N
, H01L 29/78 627 D
