特許
J-GLOBAL ID：200903074921803965
半導体集積回路装置およびその製造方法
発明者：
,
,
,
出願人/特許権者：
代理人 (1件)：
高橋 明夫
公報種別：公開公報
出願番号（国際出願番号）：特願平8-292411
公開番号（公開出願番号）：特開平10-135425
出願日： 1996年11月05日
公開日（公表日）： 1998年05月22日
要約：
【要約】【課題】半導体集積回路装置の多層配線の微細化および信頼姓と設計自由度の向上を実現するとともに、製造を容易にしてコストを低減させる。【解決手段】メモリセルアレー部では、複数の層間絶縁膜(8、12、15、18)をそれぞれ貫通する側面がほぼ垂直な複数の接続プラグ(10、13、16、19)を順次直接接続し、一方、周辺回路部では、上記複数の接続プラグを、配線接続パッド(11、14、17)を介して互いに接続する。【効果】多層配線の所要面積が減少されて設計の自由度が向上し、また、製造時の不良発生要因が減少したため、歩留まりが向上してコストが低減される。
請求項（抜粋）：
I/O制御回路部とデコーダ部からなる周辺回路部およびメモリセルアレー部を有し、当該メモリセルアレー部に形成されたMOS型トランジスタの拡散層は、当該MOS型トランジスタの上に積層して形成された複数の層間絶縁膜をそれぞれ貫通して順次直接接続された複数の接続プラグを介して、上記複数の層間絶縁膜上に形成されたキャパシタの下部電極と電気的に接続され、上記周辺回路部に形成された複数の接続プラグは、配線若しくは配線接続パッドを介して互いに接続されていることを特徴とする半導集体積回路装置。
IPC (5件)：
H01L 27/108
, H01L 21/8242
, H01L 21/768
, H01L 27/04
, H01L 21/822
H01L 27/10 621 Z
, H01L 21/90 D
, H01L 27/04 C
, H01L 27/10 651
