特許
J-GLOBAL ID：200903075138695633
半導体集積回路装置およびその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願平5-293232
公開番号（公開出願番号）：特開平7-147389
出願日： 1993年11月24日
公開日（公表日）： 1995年06月06日
要約：
【要約】【目的】 書込み動作の信頼性を損なうことなく、不揮発性メモリの微細化を促進する。【構成】 半導体基板1の主面のワード線Wと交差する方向に溝6を設け、この溝6を介して埋込みビット線BDおよび埋込みソース線BSのそれぞれを同一ワード線W上の隣接するメモリセル毎に分離することにより、選択されたメモリセルにデータを書き込む際に、同一ワード線W上の隣接するメモリセルに誤書込みが発生するのを防止する。また、上記溝6を自己整合で形成することにより、メモリセルの微細化を図る。
請求項（抜粋）：
半導体基板の主面に埋込みビット線および埋込みソース線を交互に形成し、前記埋込みビット線および埋込みソース線とこれらと交差する方向に延在するワード線との交点に、第1ゲート絶縁膜、フローティングゲート、第2ゲート絶縁膜およびコントロールゲートを有するMISFETで構成された電気的に書込み、消去可能な不揮発性メモリを配置したメモリアレイを有する半導体集積回路装置であって、前記半導体基板の主面に前記ワード線と交差する方向に延在する溝を設け、前記溝を介して前記埋込みビット線および前記埋込みソース線のそれぞれを同一ワード線上の隣接するメモリセル毎に分離したことを特徴とする半導体集積回路装置。
IPC (4件)：
H01L 27/115
, H01L 21/8247
, H01L 29/788
, H01L 29/792
H01L 27/10 434
, H01L 29/78 371
