特許

J-GLOBAL ID：200903075242267783

半導体装置及びその製造方法

発明者： 奥野 泰利 ,  糸長 総一郎
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 特許業務法人池内・佐藤アンドパートナーズ
公報種別：公開公報
出願番号（国際出願番号）：特願2001-365043
公開番号（公開出願番号）：特開2003-168652
出願日： 2001年11月29日
公開日（公表日）： 2003年06月13日
要約：

【要約】【課題】 ゲート電極およびソース・ドレイン領域表面にシリサイドを備えたMOSトランジスタにおいて、ゲート電極およびソース・ドレイン領域の低抵抗化と、ソース・ドレイン領域における接合リーク電流の低減とを両立させる。【解決手段】 シリコン基板11上にシリコンからなるゲート電極13を形成する工程と、前記基板11内に不純物拡散領域15を形成する工程と、前記ゲート電極13および前記不純物拡散領域15の少なくとも一方の表面にコバルトおよびニッケルを含む金属層を形成する工程と、熱処理によって前記シリコン基板11または前記ゲート電極13に含まれるシリコンと前記金属層とを反応させて、シリコン、コバルトおよびニッケルを含むシリサイド層17を形成する工程と、前記シリサイド層17と電気的に接続された配線層を形成する工程とを実施する。

請求項（抜粋）：

シリコン基板上にシリコンを含む電極を形成する工程と、前記基板内に不純物拡散領域を形成する工程と、前記電極および前記不純物拡散領域の少なくとも一方の表面に、コバルトおよびニッケルを含む金属層を形成する工程と、熱処理によって前記基板または前記電極に含まれるシリコンと前記金属層とを反応させて、シリコン、コバルトおよびニッケルを含むシリサイド層を形成する工程とを含む半導体装置の製造方法。

IPC (5件)：

H01L 21/28 ,  H01L 21/28 301 ,  H01L 21/3205 ,  H01L 21/336 ,  H01L 29/78

FI (4件)：

H01L 21/28 K ,  H01L 21/28 301 D ,  H01L 29/78 301 P ,  H01L 21/88 Q

Fターム (106件)：

4M104AA01 ,  4M104BB01 ,  4M104BB14 ,  4M104BB19 ,  4M104BB38 ,  4M104BB40 ,  4M104CC01 ,  4M104CC05 ,  4M104DD02 ,  4M104DD04 ,  4M104DD16 ,  4M104DD22 ,  4M104DD26 ,  4M104DD37 ,  4M104DD43 ,  4M104DD64 ,  4M104DD65 ,  4M104DD78 ,  4M104DD84 ,  4M104FF14 ,  4M104FF22 ,  4M104GG09 ,  4M104GG10 ,  4M104GG14 ,  4M104HH12 ,  4M104HH14 ,  4M104HH16 ,  4M104HH20 ,  5F033HH04 ,  5F033HH25 ,  5F033JJ18 ,  5F033JJ19 ,  5F033JJ33 ,  5F033KK01 ,  5F033KK25 ,  5F033LL04 ,  5F033LL10 ,  5F033NN06 ,  5F033NN07 ,  5F033PP06 ,  5F033PP15 ,  5F033QQ08 ,  5F033QQ09 ,  5F033QQ12 ,  5F033QQ19 ,  5F033QQ31 ,  5F033QQ58 ,  5F033QQ59 ,  5F033QQ65 ,  5F033QQ70 ,  5F033QQ73 ,  5F033QQ84 ,  5F033QQ92 ,  5F033RR04 ,  5F033SS04 ,  5F033SS11 ,  5F033TT08 ,  5F033WW00 ,  5F033XX00 ,  5F033XX01 ,  5F033XX03 ,  5F033XX10 ,  5F033XX20 ,  5F140AA01 ,  5F140AA10 ,  5F140AA24 ,  5F140AA39 ,  5F140BA01 ,  5F140BE07 ,  5F140BF04 ,  5F140BF11 ,  5F140BF19 ,  5F140BG08 ,  5F140BG12 ,  5F140BG14 ,  5F140BG28 ,  5F140BG30 ,  5F140BG32 ,  5F140BG34 ,  5F140BG35 ,  5F140BG38 ,  5F140BG44 ,  5F140BG45 ,  5F140BG52 ,  5F140BG53 ,  5F140BH15 ,  5F140BH49 ,  5F140BJ09 ,  5F140BJ11 ,  5F140BJ17 ,  5F140BJ20 ,  5F140BJ27 ,  5F140BK02 ,  5F140BK09 ,  5F140BK13 ,  5F140BK24 ,  5F140BK26 ,  5F140BK29 ,  5F140BK30 ,  5F140BK34 ,  5F140BK35 ,  5F140BK38 ,  5F140BK39 ,  5F140CC03 ,  5F140CC12 ,  5F140CF04

引用特許：

審査官引用 (3件)

• 半導体装置の製造方法
  公報種別：公開公報   出願番号：特願平8-032202   出願人：三菱電機株式会社
• 半導体装置の製造方法
  公報種別：公開公報   出願番号：特願平8-058865   出願人：富士通株式会社
• 半導体装置のセルフアラインシリサイドの形成方法
  公報種別：公開公報   出願番号：特願平11-232035   出願人：三星電子株式会社