特許
J-GLOBAL ID：200903075255736944

遊技機制御用ワンチップマイクロコンピュータ

発明者：
今井 信正

今井 信正 について


出願人/特許権者：
株式会社エルイーテック

株式会社エルイーテック について


代理人 (1件)： 稲木 次之 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-128312
公開番号（公開出願番号）：特開平7-311757
出願日： 1994年05月18日
公開日（公表日）： 1995年11月28日
要約：
【要約】【目的】 型式試験終了後にもCPUの動作測定ができる一方でCPUの外部メモリーへのアクセスを禁止できるようなチップを提供する。【構成】 マイクロコンピュータに内蔵されたCPUの測定端子をCPUの外部に出しているにもかかわらずセキュリティー向上の為内蔵されたROM、RAM以外の外部メモリーで動作できないように外部メモリーアクセスを禁止すると共にロジックステートアナライザーによる測定が可能なようにCPUの情報を外部に出力するように構成されたバス制御回路とからなり、前記バス制御回路が条件入力コントロール部と、該条件入力コントロール部からの出力信号に基づきデータバス及びアドレスバスを入力方向又は出力方向の指示を与えるバスディレクション制御部と、該バスディレクション制御部の制御信号に基づきデータバス及びアドレスバスを入力状態又は出力状態に切り替えるI/Oバッファ部とを有する遊技機制御用ワンチップマイクロコンピュータ。
請求項（抜粋）：
マイクロコンピュータに内蔵されたCPUの測定端子をCPUの外部に出しているにもかかわらずセキュリティー向上の為内蔵されたROM、RAM以外の外部メモリーで動作できないように外部メモリーアクセスを禁止すると共にロジックステートアナライザーによる測定が可能なようにCPUの情報を外部に出力するように構成されたバス制御回路とからなり、前記バス制御回路が条件入力コントロール部と、該条件入力コントロール部からの出力信号に基づきデータバス及びアドレスバスを入力方向又は出力方向の指示を与えるバスディレクション制御部と、該バスディレクション制御部の制御信号に基づきデータバス及びアドレスバスを入力状態又は出力状態に切り替えるI/Oバッファ部とを有することを特徴とする遊技機制御用ワンチップマイクロコンピュータ。
IPC (6件)：
G06F 15/78 510 ,  G06F 15/78 ,  A63F 7/02 317 ,  A63F 9/00 511 ,  A63F 9/22 ,  G06F 11/22 340
引用特許：
審査官引用 (13件)
全件表示

前のページに戻る

TOP

BOTTOM