特許
J-GLOBAL ID：200903075337360101
MIMキャパシタの形成方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
桑垣 衛
公報種別：公表公報
出願番号（国際出願番号）：特願2003-525900
公開番号（公開出願番号）：特表2005-526378
出願日： 2002年08月13日
公開日（公表日）： 2005年09月02日
要約：
金属-絶縁体-金属(MIM)キャパシタの形成プロセスにおいて、半導体基板(10)の誘電体層(20)にリセスを形成する。第1キャパシタ電極(30,40)をリセスに形成する。該リセスは、銅第1金属層(30)と、その第1金属層(30)を覆って導電性酸化バリア(40)を有する。第1キャパシタ電極(30,40)を誘電体層(20)に対して平坦化する。第1キャパシタ電極(30,40)を覆うように絶縁体(50)を形成し、絶縁体(50)を覆うように第2キャパシタ電極(65)を形成する。第1キャパシタ電極(30,40)をリセスに形成すると、銅第1金属層(30)の周縁を導電性酸化バリア(40)に整合させることができる。
請求項（抜粋）：
金属-絶縁体-金属(MIM)キャパシタ構造を形成する方法であって、
半導体基板(10)を設ける工程と、
前記半導体基板(10)を覆って誘電体層(20)を形成する工程と、
前記誘電体層(20)にリセス(205)を形成する工程と、
前記リセス内に銅を含む第1金属層(30)を形成する工程と、
前記第1金属層(30)を陥凹させる工程と、
前記第1金属層(30)を覆って、前記第1金属層(30)に対して導電性酸化バリアとなる第2金属層(40)を形成する工程と、
前記第2金属層(40)を覆って、絶縁物(50)を形成する工程と、
前記絶縁物(50)を覆って、第3金属層(60)を形成する工程とを含む、方法。
IPC (3件)：
H01L21/822
, H01L21/3205
, H01L27/04
H01L27/04 C
, H01L21/88 R
5F033GG01
, 5F033HH07
, 5F033HH08
, 5F033HH09
, 5F033HH11
, 5F033HH12
, 5F033HH18
, 5F033HH19
, 5F033HH21
, 5F033HH32
, 5F033HH33
, 5F033HH34
, 5F033JJ11
, 5F033KK07
, 5F033KK08
, 5F033KK09
, 5F033KK11
, 5F033KK12
, 5F033KK18
, 5F033KK19
, 5F033KK21
, 5F033KK32
, 5F033KK33
, 5F033KK34
, 5F033MM01
, 5F033MM05
, 5F033MM13
, 5F033NN17
, 5F033PP06
, 5F033PP14
, 5F033PP27
, 5F033QQ04
, 5F033QQ08
, 5F033QQ09
, 5F033QQ10
, 5F033QQ13
, 5F033QQ19
, 5F033QQ21
, 5F033QQ25
, 5F033QQ28
, 5F033QQ31
, 5F033QQ48
, 5F033RR03
, 5F033RR04
, 5F033RR06
, 5F033SS07
, 5F033SS11
, 5F033SS15
, 5F033VV10
, 5F033WW02
, 5F033XX01
, 5F033XX14
, 5F038AC05
, 5F038AC15
, 5F038EZ14
, 5F038EZ20
