特許

J-GLOBAL ID：200903075426757520

薄膜半導体の製造方法

発明者： 田舎中 博士
出願人/特許権者： ソニー株式会社
代理人 (1件)： 松隈 秀盛
公報種別：公開公報
出願番号（国際出願番号）：特願平9-073790
公開番号（公開出願番号）：特開平10-270670
出願日： 1997年03月26日
公開日（公表日）： 1998年10月09日
要約：

【要約】【課題】 従来のSOI構造による薄膜半導体の製造方法における材料の損失、膜厚の高精度の制御等の課題の解決を図る。【解決手段】 半導体基体11表面を陽極化成処理工程を経て、分離層が形成された多孔質層12を形成する工程と、半導体膜13の成膜工程と、この半導体膜を有する半導体基体を、半導体膜側において支持基板15とアニールによって接合する接合工程と、分離層によって、支持基板15に接合された半導体膜134を、上記半導体基体11から分離する分離工程とを経て薄膜半導体を製造する。

請求項（抜粋）：

半導体基体表面を陽極化成処理工程を経て、分離層が形成された多孔質層を形成する工程と、半導体膜の成膜工程と、該半導体膜を有する半導体基体を、上記半導体膜側において支持基板とアニールによって接合する接合工程と、上記分離層によって、上記支持基板に接合された半導体膜を、上記半導体基体から分離する分離工程とを有することを特徴とする薄膜半導体の製造方法。

IPC (3件)：

H01L 27/12 ,  H01L 31/04 ,  H01L 31/10

FI (3件)：

H01L 27/12 B ,  H01L 31/04 H ,  H01L 31/10 A

引用特許：

審査官引用 (2件)

• 半導体基板の作製方法
  公報種別：公開公報   出願番号：特願平7-045441   出願人：キヤノン株式会社
• 半導体部材の製造方法および半導体部材
  公報種別：公開公報   出願番号：特願平9-310330   出願人：キヤノン株式会社