特許

J-GLOBAL ID：200903044685433470

半導体基板の作製方法

発明者： 坂口 清文 ,  米原 隆夫
出願人/特許権者： キヤノン株式会社
代理人 (1件)： 山下 穣平
公報種別：公開公報
出願番号（国際出願番号）：特願平7-045441
公開番号（公開出願番号）：特開平7-302889
出願日： 1995年03月06日
公開日（公表日）： 1995年11月14日
要約：

【要約】【目的】 光透過性基板等の絶縁性基板上に、結晶性が単結晶ウェハー並に優れたSiあるいは化合物半導体単結晶層を得るうえで、生産性、均一性、制御性、コストの面において卓越した半導体基板の作製方法を提案する。【構成】 多孔質層12を有する第1の基体11の前記多孔質層12上に非多孔質単結晶半導体層13を形成する工程(a),(b)、前記非多孔質単結晶半導体層13を第2の基体(14,15)と貼り合わせる工程(c)、前記貼り合わせて構成された基体を前記多孔質層12において分離する工程(d)、前記分離された第2の基体(14,15,13)上に配された多孔質層12を除去する工程(e)、及び前記分離された第1の基体11を構成する多孔質層12を除去する工程を有することを特徴とする半導体基板の作製方法。

請求項（抜粋）：

多孔質層を有する第1の基体の前記多孔質層上に非多孔質単結晶半導体層を形成する工程、前記非多孔質単結晶半導体層を第2の基体と貼り合わせる工程、前記貼り合わせて構成された基体を前記多孔質層において分離する工程、前記分離された第2の基体上に配された多孔質層を除去する工程、及び前記分離された第1の基体を構成する多孔質層を除去する工程を有することを特徴とする半導体基板の作製方法。

IPC (6件)：

H01L 27/12 ,  H01L 21/02 ,  H01L 21/20 ,  H01L 21/762 ,  H01L 23/12 ,  H01L 23/15

FI (3件)：

H01L 21/76 D ,  H01L 23/12 D ,  H01L 23/14 C

引用特許：

審査官引用 (4件)

• 半導体基体及びその作製方法
  公報種別：公開公報   出願番号：特願平4-046302   出願人：キヤノン株式会社
• 半導体素子用ウエハ及び半導体素子の製造方法
  公報種別：公開公報   出願番号：特願平4-106248   出願人：住友電気工業株式会社
• 特開平4-034961
  
• 半導体部材及び半導体部材の製造方法
  公報種別：公開公報   出願番号：特願平3-194138   出願人：キヤノン株式会社