特許

J-GLOBAL ID：200903075432071648

マルチコアアーキテクチャにおけるリソース管理

発明者： リペット, マーク, デイヴィッド
出願人/特許権者： コーウェア インコーポレイテッド ,  富士通株式会社
代理人 (2件)： 山田 行一 ,  野田 雅一
公報種別：公表公報
出願番号（国際出願番号）：特願2007-505624
公開番号（公開出願番号）：特表2007-531137
出願日： 2005年03月30日
公開日（公表日）： 2007年11月01日
要約：

実行可能トランザクションを処理するためのリソースを提供する、少なくとも1つがマスタ処理装置である複数の相互接続されたプロセッサ要素を有するマルチコアプロセッサにインストールすることを目的とするリソース管理/タスク割り振りコントローラであって、インストールされたときに、マスタ処理装置を含むプロセッサ要素のそれぞれと通信するように適合されており、事前定義された割り振りパラメータに従って個々のプロセッサ要素にマルチコアプロセッサ内の実行可能トランザクションを割り振る制御論理を備えるコントローラ。【選択図】 図2

請求項（抜粋）：

実行可能トランザクションを処理するためのリソースを提供する、少なくとも1つがマスタ処理装置である複数の相互接続されたプロセッサ要素を有するマルチコアプロセッサにインストールすることを目的とするリソース管理/タスク割り振りコントローラであって、 インストールされたときに、前記マスタ処理装置を含む前記プロセッサ要素のそれぞれと通信するように適合されており、事前定義された割り振りパラメータに従って個々のプロセッサ要素に前記マルチコアプロセッサ内の実行可能トランザクションを割り振る制御論理を備える、コントローラ。

IPC (2件)：

G06F 9/50 ,  G06F 9/38

FI (2件)：

G06F9/46 465Z ,  G06F9/38 370X

Fターム (3件)：

5B013DD01 ,  5B013DD02 ,  5B013DD05

引用特許：

審査官引用 (2件)

• マルチプログラミングにおける事象管理方式
  公報種別：公開公報   出願番号：特願平6-090879   出願人：日本電気アイシーマイコンシステム株式会社
• 特開平3-138753
  

引用文献：

審査官引用 (1件)

• 順序付きマルチスレッドアーキテクチャのプログラミングモデルと評価