半導体メモリの検査、欠陥救済方法、及び半導体メモリ

発明者：
出願人/特許権者：
代理人 (1件)：武石靖彦 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2002-074529
公開番号（公開出願番号）：特開2003-272399
出願日： 2002年03月18日
公開日（公表日）： 2003年09月26日
要約：

【要約】【課題】半導体メモリの欠陥等を簡単且つ確実に検査し救済する。【解決手段】メモリ部2として、複数のメモリ素子の配列1-1と、アドレス選択回路3と、通常のデータ、もしくは検査データを書き込むか、又は読み出しのために駆動するデータ書き込み部5、及びメモリ素子の記憶データの読み出し値の肯定と否定を表すべき出力を発生するデータ読み出し部6とからなるデータ選択回路4を含み、記憶制御部7として、データ及び制御情報の入出力、計算、記憶又は制御を行う計算手段7-1と、半導体メモリの固有の履歴を保持し検出された欠陥もしくは故障を登録し、そのメモリ素子のアドレス単位、又はデータ選択経路の単位で、登録された代替用アドレス、又はデータ選択経路にマッピングするのに用いる不揮発性の欠陥及び故障救済テーブル7-2と、データ、制御又は検査の情報、又は処理手順を記憶する制御記憶手段7-3とを含んだもの、からなっている。

請求項（抜粋）：

半導体メモリの欠陥もしくは故障を検査するのに、単数又は複数のアドレスを、前記半導体メモリを構成する単数、又は複数のメモリ素子に外部から与え、又は内部で発生させ、更にそのアドレスに対応するメモリ素子に外部から与え、又は内部で発生させた論理値“1”もしくは“0”、又は、それら論理値の任意の組み合わせから成るパターンの検査データを書き込み、その書き込まれたデータを読み出し、検査データと比較して、両者の一致、又は不一致のいずれかの状態をもって0縮退故障、又は1 縮退故障を検出することを特徴とした半導体メモリの検査方法。

IPC (4件)：

G11C 29/00 671 , G11C 29/00 651 , G11C 29/00 655 , G01R 31/28

FI (5件)：

G11C 29/00 671 B , G11C 29/00 651 Z , G11C 29/00 655 S , G01R 31/28 V , G01R 31/28 B

Fターム (16件)：

2G132AA00 , 2G132AA08 , 2G132AB01 , 2G132AC03 , 2G132AD06 , 2G132AG01 , 2G132AK07 , 2G132AK15 , 2G132AK29 , 2G132AL09 , 5L106AA01 , 5L106AA02 , 5L106DD03 , 5L106DD23 , 5L106DD25 , 5L106EE02

引用特許：

審査官引用 (9件)

メモリ搭載集積回路およびそのテスト方法
公報種別：公開公報出願番号：特願平11-205391 出願人：日本電気株式会社
特開平3-078186
メモリテスト方式
公報種別：公開公報出願番号：特願平4-095943 出願人：富士ゼロックス株式会社

全件表示

前のページに戻る