多値不揮発性半導体メモリ

発明者：
出願人/特許権者：
代理人 (1件)：後藤洋介 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-208045
公開番号（公開出願番号）：特開平10-050079
出願日： 1996年08月07日
公開日（公表日）： 1998年02月20日
要約：

【要約】【課題】浮遊ゲート型MOSトランジスタをメモリセルとし、センスアンプの基準信号作成にダミーセルを用いる方式の多値不揮発性半導体メモリにおいて、ダミーセルに加えられるディスターブを低減し信頼性を向上させる。【解決手段】センスアンプ3を構成する差動増幅器11-13は、信号入力端子S1-S3にビット線からの信号が、基準入力端子R11-R13にはダミーセルの基準入力信号が入力される。ワード線1W2,ビット線1B2によりメモリセル1C22の信号を読み出そうとするとき、ワード線1W2によってダミーセル1D21-1D23が選択され差動増幅器に入力される。ワード線1W1を選択するとダミーセル1D11-1D13が、ワード線1Wmを選択するとダミーセル1Dm1-1Dm3が選択される。

請求項（抜粋）：

1構成単位にnビット(n≧2の自然数)の情報を記憶する複数の不揮発性のメモリセルと、集積化された前記メモリセルが接続されるビット線群と、前記メモリセルを選択状態にするワード線群と、特定の前記ワード線を選択する行選択回路と、特定の前記ビット線を選択する列選択回路と、選択された前記ビット線に接続されるセンスアンプを有する多値不揮発性半導体メモリにおいて、前記センスアンプは(2n -1)個の差動増幅器を備え、前記差動増幅器は1個の信号入力端子と1個の基準入力端子を有し、前記信号入力端子には選択された前記ビット線が接続され、各々が前記基準入力端子に接続される(2n -1)本のダミービット線を有し、前記ダミービット線は前記ワード線の数に等しい数の基準入力信号を出力するためのダミーセルを有し、前記ダミーセルはそれぞれ特定の前記ワード線に接続されており、前記行選択回路が特定の前記ワード線を選択すると同時に、対応した特定の前記ダミーセルを選択することを特徴とする多値不揮発性半導体メモリ。

引用特許：

審査官引用 (3件)

特開昭61-117796
半導体メモリ装置
公報種別：公開公報出願番号：特願平4-216138 出願人：日本電装株式会社
半導体不揮発性記憶装置
公報種別：公開公報出願番号：特願平6-007093 出願人：ソニー株式会社

前のページに戻る