特許

J-GLOBAL ID：200903075483538028

半導体基板上の構造をアライメントする方法

発明者： ヒュープナー, ホルガー
出願人/特許権者： インフィネオン テクノロジーズ アクチェンゲゼルシャフト
代理人 (1件)： 山本 秀策 (外2名)
公報種別：公表公報
出願番号（国際出願番号）：特願2001-579360
公開番号（公開出願番号）：特表2003-533873
出願日： 2001年03月28日
公開日（公表日）： 2003年11月11日
要約：

【要約】集積回路の3次元集積化において、薄層化された半導体基板(1)が第2の半導体基板上に配置され、この第2の半導体基板と機械的および電気的に接続される。このために、第2の薄層化された半導体基板(1)内を貫通する連続したコンタクトホール(24)が、基板の裏側(3)を出発点として、基板の表側(12)の第1の金属配線平面(22)にまで形成される。表側(2)に配置された構造にコンタクトホール(24)をアライメントするために、基板(1)の表側(2)に構造(4)が配置され、この構造は表側(2)でアライメントマーク(7)として用いられ得る。構造(4)は、有用な層(15)を用いて成長させられ、基板(1)の裏側(3)を出発点として露出されるので、構造(4)は、さらに、裏側(3)によりアライメントマーク(7)として用いられ得る。

請求項（抜粋）：

基板の表側および基板の裏側の構造をアライメントする方法であって、 基板(1)の表側(2)に構造(4)を形成する工程と、 該構造(4)上に有用な層(15)を成長させる工程と、 該基板(1)の該表側(2)の反対側に位置する、該基板(1)の裏側を出発点として、該構造(4)を露出させる工程と を包含する、方法。

IPC (3件)：

H01L 21/02 ,  H01L 21/027 ,  H01L 27/12

FI (3件)：

H01L 21/02 A ,  H01L 27/12 B ,  H01L 21/30 523

Fターム (3件)：

5F046EB05 ,  5F046EC05 ,  5F046FC01

引用特許：

審査官引用 (4件)

• 集積回路及びその製造方法
  公報種別：公表公報   出願番号：特願平10-520556   出願人：トルーサイ・テクノロジーズ・エルエルシー
• 半導体装置製造方法
  公報種別：公開公報   出願番号：特願平7-122303   出願人：フィリップスエレクトロニクスネムローゼフェンノートシャップ
• 特公平7-081893
  
• 特表昭3-501771