特許

J-GLOBAL ID：200903075564516193

半導体装置

発明者： 伊藤 清男 ,  水野 弘之
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 小川 勝男
公報種別：公開公報
出願番号（国際出願番号）：特願平9-045235
公開番号（公開出願番号）：特開平10-242839
出願日： 1997年02月28日
公開日（公表日）： 1998年09月11日
要約：

【要約】【課題】 低しきい値電圧のMOSFETを含むCMOS回路の電源投入時あるいは電源遮断時におこすラッチアップを阻止する。あるいは通常動作中のサブスレッショルド電流を低減する。【解決手段】 CMOS回路のウエル電圧を電源投入、通常動作ならびに電源遮断時にわたって制御する。【効果】 高速・低消費電力で動作の安定なCMOS回路およびそれで構成されたCMOS LSIチップならびに半導体装置が実現できる。

請求項（抜粋）：

通常動作時には実質的に十分カットオフできないMOSFETから成るCMOS回路のウェルに該MOSFETがカットオフできるようにウェル電圧を印加した後に、該CMOS回路に電源電圧を印加することを特徴とした半導体装置。

IPC (6件)：

H03K 19/0948 ,  H01L 21/8238 ,  H01L 27/092 ,  H03K 17/08 ,  H03K 17/22 ,  H03K 19/00

FI (5件)：

H03K 19/094 B ,  H03K 17/08 C ,  H03K 17/22 E ,  H03K 19/00 A ,  H01L 27/08 321 D

引用特許：

審査官引用 (4件)

• 特開昭59-153331
  
• 半導体記憶装置
  公報種別：公開公報   出願番号：特願平6-071564   出願人：株式会社東芝
• 半導体集積回路装置
  公報種別：公開公報   出願番号：特願平6-215658   出願人：三菱電機株式会社
• 半導体回路及びMOS-DRAM
  公報種別：公開公報   出願番号：特願平6-282306   出願人：三菱電機株式会社