半導体集積回路装置

発明者：
出願人/特許権者：
代理人 (1件)：筒井大和
公報種別：公開公報
出願番号（国際出願番号）：特願平5-278011
公開番号（公開出願番号）：特開平7-129537
出願日： 1993年11月08日
公開日（公表日）： 1995年05月19日
要約：

【要約】【目的】物理的、論理的規模の増大を最小限に、多数の割り込みによるデータ転送を可能とし、かつ処理効率が向上できる半導体集積回路装置を提供する。【構成】シングルチップマイクロコンピュータに適用され、CPU、データトランスファコントローラDTC、ROM、RAMI、RAMP、タイマ、パルス出力回路、シリアルコミュニケーションインタフェースSCI、A/D変換器、IOP0〜11、割り込みコントローラ、バスコントローラBSCなどの機能ブロックから構成され、内部アドレスバスIAB、データバスIDBは、CPU、ROM、RAMI、BSCに接続され、一方内部アドレスバスPAB、データバスPDBは、BSC、RAMP、タイマ、パルス出力回路、SCI、A/D変換器、割り込みコントローラ、IOP0〜11、さらにPDBがDTCに接続されている。

請求項（抜粋）：

データ処理装置、データ転送装置、バス制御手段およびデータ入出力手段を有する半導体集積回路装置であって、第1、第2の記憶手段が接続可能とされ、前記データ処理装置、前記バス制御手段および前記第1の記憶手段が第1のバスにより相互に接続され、かつ前記データ転送装置、前記バス制御手段、前記第2の記憶手段および前記データ入出力手段が第2のバスにより相互に接続され、前記バス制御手段は前記第1のバスと前記第2のバスとを接続するか否かを選択し、該選択により接続を行なわない場合には、前記データ処理装置の前記第1のバスを使用した読み出しまたは書き込みと、前記データ転送装置の前記第2のバスを使用した読み出しまたは書き込みとを並行して行うことを特徴とする半導体集積回路装置。

引用特許：

出願人引用 (7件)

特開昭63-037453
特開平4-024754
特開昭62-010751

全件表示

審査官引用 (6件)

特開平1-177661
DMA転送におけるデータアライメント方式
公報種別：公開公報出願番号：特願平3-230179 出願人：株式会社日立製作所, 日立計測エンジニアリング株式会社
半導体集積回路
公報種別：公開公報出願番号：特願平3-249521 出願人：富士通株式会社, 富士通ヴイエルエスアイ株式会社

全件表示

前のページに戻る