特許
J-GLOBAL ID:200903075932889663

不揮発性半導体記憶装置及びその書き換え方法

発明者:
出願人/特許権者:
代理人 (1件): 國分 孝悦
公報種別:公開公報
出願番号(国際出願番号):特願平4-360028
公開番号(公開出願番号):特開平6-204491
出願日: 1992年12月28日
公開日(公表日): 1994年07月22日
要約:
【要約】【目的】 EEPROMメモリセルの書き換え及び読み出しを単一電源電圧で行うことを可能とし且つ低電源電圧化を図る。【構成】 P型シリコン基板105に形成されたNウェル112とPウェル113からなる2重ウェルに各メモリセルを形成し、Nウェル112とPウェル113の電位を夫々独立的に制御する。そして、各メモリセルへの書き込みにはトンネル現象を利用し、また、各メモリセルの消去は、Pウェル113を負電位に制御した状態で制御ゲート100に電圧を印加し、チャネル領域100から負電荷をトンネル現象によりフローティングゲート109に注入することで行う。この時、Pウェル113を負電位に制御することで、制御ゲート100に印加する電圧の低電圧化を図る。
請求項(抜粋):
電気的に書き換えが可能な不揮発性の半導体記憶装置であって、マトリクス状に配された複数のメモリセルを有し、各メモリセルが、ソース及びドレインと、これらのソース及びドレインの間に形成されたチャネル領域と、このチャネル領域の上に設けられた電荷保持層と、この電荷保持層の上に設けられた制御ゲートとを有した不揮発性半導体記憶装置において、前記各メモリセルが第1導電型の第1のウェル内に形成され、この第1のウェルが第2導電型の第2のウェル内に形成され、この第2のウェルが第1導電型の半導体基板に形成され、前記第1のウェルと前記第2のウェルへの電気的接続が前記半導体基板に対し夫々独立的に行われていることを特徴とする不揮発性半導体記憶装置。
IPC (3件):
H01L 29/788 ,  H01L 29/792 ,  H01L 27/115
FI (2件):
H01L 29/78 371 ,  H01L 27/10 434
引用特許:
審査官引用 (13件)
全件表示

前のページに戻る