特許
J-GLOBAL ID：200903075980311533
半導体装置
発明者：
出願人/特許権者：
代理人 (1件)：
鈴江 武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-222793
公開番号（公開出願番号）：特開平10-064994
出願日： 1996年08月23日
公開日（公表日）： 1998年03月06日
要約：
【要約】【課題】溝型素子分離されたMOSトランジスタにおいて、ゲート電極配線2の幅を大きくすることなく、コーナーデバイスによるしきい値電圧の低下(ショートチャネル効果)を抑制すること。【解決手段】ゲート電極配線2には従来と同じパターンのものを使用し、素子形成領域1にはコーナデバイスに最も長い電流経路が形成されるパターンのものを使用する。
請求項（抜粋）：
半導体基板の表面に形成された溝に絶縁膜を埋め込んでなる素子分離領域と、この素子分離領域によって互いに分離された素子形成領域とを具備してなり、前記素子形成領域は、MOSトランジスタの活性領域を有するとともに、前記溝側の活性領域のうち該活性領域と前記素子分離領域との境にゲート電極配線が配設された領域に、前記MOSトランジスタのソース・ドレイン間の最も短い距離よりも長い電流経路を有することを特徴とする半導体装置。
IPC (4件)：
H01L 21/76
, H01L 27/08 331
, H01L 27/108
, H01L 21/8242
H01L 21/76 N
, H01L 27/08 331 A
, H01L 27/10 621 C
, H01L 27/10 625 Z
, H01L 27/10 681 D
