特許
J-GLOBAL ID：200903076363049402
メモリ制御装置及び記録装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
脇 篤夫 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-250209
公開番号（公開出願番号）：特開平8-096507
出願日： 1994年09月20日
公開日（公表日）： 1996年04月12日
要約：
【要約】【目的】 マイクロコンピュータの処理負担を軽減する。【構成】 入力データADTIを、所定のデータ量単位でメモリ装置13に記憶させていくメモリ制御装置12において、ダミーデータ発生手段34と、セレクタ手段31と、セレクタ制御手段32とを設ける。セレクタ制御手段32は、入力データADTIをセレクタ手段31を介してメモリ装置13に供給している際に、入力データADTIの供給が所定のデータ量単位に達しない時点で停止された場合、セレクタ手段31を切り換え、所定のデータ量単位に達っするまでダミーデータ発生手段34からのダミーデータNullをメモリ装置13に供給することができるように制御を行なう。
請求項（抜粋）：
入力データを、所定のデータ量単位でメモリ装置に記憶させていくメモリ制御装置において、ダミーデータ発生手段と、入力データと、前記ダミーデータ発生手段からのダミーデータを選択的にメモリ装置に供給することのできるセレクタ手段と、入力データを前記セレクタ手段を介してメモリ装置に供給している際に、入力データの供給が所定のデータ量単位に達しない時点で停止された場合、前記セレクタ手段を切り換え、所定のデータ量単位に達っするまで前記ダミーデータ発生手段からのダミーデータをメモリ装置に供給することができるセレクタ制御手段と、を備えて構成されることを特徴とするメモリ制御装置。
IPC (4件)：
G11B 20/10
, G11B 20/10 311
, G06F 3/06 301
, G06F 3/08
