特許
J-GLOBAL ID:200903076365383903
静電気防止回路を有する薄膜トランジスタアレイ及び液晶表示装置の駆動方法
発明者:
出願人/特許権者:
代理人 (1件):
稲葉 良幸 (外2名)
公報種別:公開公報
出願番号(国際出願番号):特願平10-001724
公開番号(公開出願番号):特開平10-303431
出願日: 1998年01月07日
公開日(公表日): 1998年11月13日
要約:
【要約】【課題】 電流がもれず薄膜トランジスタの検査性(testability)が向上した静電気防止回路を有する薄膜トランジスタアレイを提供することを目的とする。【解決手段】 基板上の、ゲートショートバー100、データショートバー110、複数のゲート配線140、複数のデータ配線150、ゲート配線とデータ配線との交差部に形成された複数の薄膜トランジスタ、複数のゲート配線にそれぞれ接続された複数の第1静電気防止回路120、複数のデータ配線にそれぞれ接続された複数の第2静電気防止回路130、複数の第1静電気防止回路を互いに連結するゲート短絡配線160、複数の第2静電気防止回路を互いに連結するデータ短絡配線170とを備える。静電気防止回路120、130の絶縁状態が破壊しないように、ゲート短絡配線160に走査電圧の最小値電圧Vglをデータ短絡配線170に安定な共通電圧Vcomを印加する。
請求項(抜粋):
基板上の第1方向に形成された複数のゲート配線と、これに交差する第2方向に形成された複数のデータ配線と、前記ゲート配線と前記データ配線との交差部に形成された複数の薄膜トランジスタとを備える薄膜トランジスタアレイにおいて、前記複数のゲート配線にそれぞれ接続された複数の第1静電気防止回路と、前記複数のデータ配線にそれぞれ接続された複数の第2静電気防止回路と、前記複数の第1静電気防止回路を互いに連結するゲート短絡配線と、前記複数の第2静電気防止回路を互いに連結するデータ短絡配線とを備えることを特徴とする薄膜トランジスタアレイ。
IPC (4件):
H01L 29/786
, G09G 3/36
, H01L 23/60
, H05F 1/00
FI (4件):
H01L 29/78 623 A
, G09G 3/36
, H05F 1/00 A
, H01L 23/56 B
引用特許:
審査官引用 (3件)
-
表示装置及び表示装置の駆動方法
公報種別:公開公報
出願番号:特願平5-281476
出願人:インターナショナル・ビジネス・マシーンズ・コーポレイション
-
薄膜トランジスタアレイ
公報種別:公開公報
出願番号:特願平4-347605
出願人:カシオ計算機株式会社, 沖電気工業株式会社
-
特開平1-233425
前のページに戻る