集積回路の設計方法及びその装置

発明者： , , ,
出願人/特許権者： ,
代理人 (1件)：佐藤一雄 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-370520
公開番号（公開出願番号）：特開2001-184385
出願日： 1999年12月27日
公開日（公表日）： 2001年07月06日
要約：

【要約】【課題】クロックラインにおける各々のレジスタ毎の遅延を考慮し、遅延用バッファ等の挿入がもたらすゲート数の増加を防止し、かつホールド・セットアップマージンを拡大して誤動作を防止することが可能な集積回路の設計方法及びその装置を提供する。【解決手段】複数のレジスタを含む回路のネット情報を用いてタイミングを解析し(ステップS1)、解析結果に基づき、ホールドマージン又はセットアップマージンの小さいレジスタを検出してこのレジスタにアトリビュートを付加した情報を生成し(ステップS2)、ネット情報を用いて各々のレジスタにクロックをバッファリングを行って分配するCTS処理を行う(ステップS3)が、CTS処理において、アトリビュートの付加されたレジスタに他のレジスタよりタイミングの早いクロックが供給されるように、各々のレジスタのマージンに応じたタイミングのクロックを分配することで、マージンを拡大するようにクロックの分配を最適化する。

請求項（抜粋）：

複数のレジスタを含む回路のネット情報を用いてタイミングを解析するステップと、前記タイミングの解析結果に基づいて、当該段のホールドマージンが小さいレジスタ又は後段のセットアップマージンが小さいレジスタを検出し、検出したレジスタにアトリビュートを付加した情報を生成するステップと、前記ネット情報を用いて、各々の前記レジスタにクロックを分配するCTS処理を行うステップとを備え、前記CTS処理を行うステップでは、前記アトリビュートを付加した情報を用いて、アトリビュートの付加されたレジスタに他のレジスタよりタイミングの早いクロックが供給されるように、各々のレジスタにクロックを分配することを特徴とする集積回路の設計方法。

IPC (2件)：

G06F 17/50 , H01L 21/82

FI (3件)：

G06F 15/60 658 K , G06F 15/60 658 U , H01L 21/82 C

Fターム (11件)：

5B046AA08 , 5B046BA03 , 5B046JA03 , 5F064BB19 , 5F064BB26 , 5F064DD03 , 5F064EE47 , 5F064EE54 , 5F064HH03 , 5F064HH06 , 5F064HH10

引用特許：

審査官引用 (2件)

クロック分配方式
公報種別：公開公報出願番号：特願平9-150302 出願人：日本電気株式会社
論理回路レイアウトデータ作成装置
公報種別：公開公報出願番号：特願平7-209516 出願人：三菱電機株式会社, 三菱電機セミコンダクタソフトウエア株式会社

前のページに戻る