特許

J-GLOBAL ID：200903076515745973

半導体基板およびその作製方法

発明者： 山方 憲二 ,  米原 隆夫
出願人/特許権者： キヤノン株式会社
代理人 (1件)： 丸島 儀一
公報種別：公開公報
出願番号（国際出願番号）：特願平6-327503
公開番号（公開出願番号）：特開平7-235651
出願日： 1994年12月28日
公開日（公表日）： 1995年09月05日
要約：

【要約】【目的】 熱処理を行なうことで、基板が割れる、剥れる、反るといった事故が起こりやすいので、その問題を解決する貼り合わせ半導体基板とその作製方法を提供する。【構成】 多孔質半導体上にエピタキシャル成長させた単結晶半導体と絶縁体基板を貼り合わせ、半導体基板を、エッチング、研削、あるいは両者の組み合わせを用いて削除する工程によって熱処理を行なわないか、行なうとしても一回しか行なわないようにする。

請求項（抜粋）：

以下の工程を順に行うことを特徴とする半導体基板の作製方法。a)非多孔質単結晶半導体領域上に多孔質単結晶半導体層を形成するため、単結晶半導体基板の片方の面の表層を陽極化成により多孔質化する工程、b)前記多孔質単結晶半導体層上に非多孔質単結晶半導体層をエピタキシャル成長させる工程、c)前記非多孔質単結晶半導体層の表面と絶縁体基板とを重ね合わせた後、実質的に熱処理を施すことなく両者を貼り合わせる工程、d)前記非多孔質単結晶半導体領域の一部を除去するため、前記非多孔質単結晶半導体領域を研削する工程、e)前記非多孔質単結晶半導体領域をすべて除去し前記多孔質単結晶半導体層を露出させるため、前記工程d)で残った前記非多孔質半導体領域をエッチングする工程、f)前記多孔質単結晶半導体層を除去するため、前記多孔質単結晶層に選択的なエッチングをする工程。

IPC (6件)：

H01L 27/12 ,  H01L 21/20 ,  H01L 21/304 321 ,  H01L 21/306 ,  H01L 21/762 ,  H01L 21/76

FI (3件)：

H01L 21/306 B ,  H01L 21/76 D ,  H01L 21/76 P

引用特許：

審査官引用 (4件)

• 半導体基材の作製方法
  公報種別：公開公報   出願番号：特願平4-154190   出願人：キヤノン株式会社
• 特開平4-286310
  
• 半導体物品の製造方法
  公報種別：公開公報   出願番号：特願平4-298215   出願人：キヤノン株式会社
• 半導体基板の作製方法
  公報種別：公開公報   出願番号：特願平4-016523   出願人：キヤノン株式会社