特許
J-GLOBAL ID:200903077028703226

半導体装置製造方法

発明者:
出願人/特許権者:
代理人 (1件): 三好 秀和 (外7名)
公報種別:公開公報
出願番号(国際出願番号):特願平11-269515
公開番号(公開出願番号):特開2001-093887
出願日: 1999年09月22日
公開日(公表日): 2001年04月06日
要約:
【要約】【課題】 基板内部に空洞を制御性良く作製する。【解決手段】 (a)半導体基板上に薄膜を堆積させる薄膜堆積ステップと、(b)薄膜の一部を除去し、半導体基板を露出させることにより、薄膜に開口部を形成する薄膜開口部形成ステップと、(d)露出した半導体基板の一部を除去し、開口部と同じ若しくは小さい開口部を有する溝を半導体基板に形成する溝形成ステップと、(e)溝に対して熱処理を加え、溝の開口部を閉じる熱処理ステップを有する。
請求項(抜粋):
半導体基板内に空洞を有する半導体装置を製造する半導体装置製造方法において、前記半導体基板上に薄膜を堆積させる薄膜堆積ステップと、前記薄膜の一部を除去し、前記半導体基板を露出させることにより、当該薄膜に開口部を形成する薄膜開口部形成ステップと、前記露出した半導体基板の一部を除去し、前記開口部と同じ若しくは小さい開口部を有する溝を半導体基板に形成する溝形成ステップと、前記溝に対して熱処理を加え、当該溝の開口部を閉じる熱処理ステップとを有する半導体装置製造方法。
IPC (3件):
H01L 21/3065 ,  H01L 29/78 ,  H01L 21/336
FI (3件):
H01L 21/302 J ,  H01L 29/78 301 X ,  H01L 29/78 301 Y
Fターム (10件):
5F004BD04 ,  5F004DB01 ,  5F004EA06 ,  5F004EA07 ,  5F004EB04 ,  5F004FA01 ,  5F040DA06 ,  5F040DC01 ,  5F040EM00 ,  5F040FC00
引用特許:
審査官引用 (8件)
  • 特開平3-030436
  • トランジスタ及びその製造方法
    公報種別:公開公報   出願番号:特願平7-339626   出願人:ヒュンダイエレクトロニクスインダストリーズカンパニーリミテッド
  • 半導体装置
    公報種別:公開公報   出願番号:特願平8-135037   出願人:株式会社東芝
全件表示

前のページに戻る