特許
J-GLOBAL ID：200903077092407177

再構成可能な回路の設計装置、及び再構成可能な回路装置

発明者：
西 宏晃

西 宏晃 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (1件)： 三好 秀和 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-288916
公開番号（公開出願番号）：特開平11-120210
出願日： 1997年10月21日
公開日（公表日）： 1999年04月30日
要約：
【要約】【課題】 再構成可能な論理回路の設計時間を大幅に短縮することができる再構成可能な回路の設計装置を提供する。【解決手段】 プログラムをデータフローグラフに変換するフローグラフ変換手段と、演算器の数と種類に基づき前記データフローグラフ上の演算の実行ステップを決める実行ステップ決定手段と、前記実行ステップに分割されたデータフローグラフの演算を再構成可能な回路の基本素子で構成する基本素子構成手段と、前記実行ステップ間のデータ転送に必要な変数にレジスタを割り付けるレジスタ割り付け手段とを備えた。
請求項（抜粋）：
プログラムをデータフローグラフに変換するフローグラフ変換手段と、演算器の数と種類に基づき前記データフローグラフ上の演算の実行ステップを決める実行ステップ決定手段と、前記実行ステップに分割されたデータフローグラフの演算を再構成可能な回路の基本素子で構成する基本素子構成手段と、前記実行ステップ間のデータ転送に必要な変数にレジスタを割り付けるレジスタ割り付け手段とを備えたことを特徴とする再構成可能な回路の設計装置。
引用特許：
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM