特許
J-GLOBAL ID：200903077125704989

半導体装置

発明者：
斉藤 泰伸

斉藤 泰伸 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (1件)： 日向寺 雅彦
公報種別：公開公報
出願番号（国際出願番号）：特願2005-367501
公開番号（公開出願番号）：特開2007-173426
出願日： 2005年12月21日
公開日（公表日）： 2007年07月05日
要約：
【課題】本発明の目的は、オン抵抗(RON)が低く、オフ耐圧の高い半導体装置を提供することである。【解決手段】ソース電極-ゲート電極間に形成される絶縁膜にしきい値電圧を低くするような歪み特性を持たせ、ドレイン電極-ゲート電極間に形成される絶縁膜7にきい値電圧を高くするような歪み特性を持たせることで、素子のオン抵抗(RON)を小さく、耐圧を高く保つ。【選択図】図1
請求項（抜粋）：
窒化物半導体からなる第1の半導体層と、 前記第1の半導体層の上に形成され、前記第1の半導体層よりもバンドギャップが大なるノンドープまたはn型の窒化物半導体からなる第2の半導体層と、 前記第2の半導体層上に、直接もしくは絶縁膜を介して形成された制御電極と、 前記第2の半導体層上に、前記制御電極を挟んで設けられた第1および第2の主電極と、 前記制御電極と前記第1の主電極との間に形成され前記第2の半導体層に圧縮性または伸張性の応力を与えることにより、前記第1の半導体層と前記第2の半導体層界面で発生するピエゾ効果を変化させる第1の絶縁膜と、 前記制御電極と前記第2の主電極との間に形成され前記第2の半導体層に圧縮性または伸張性の応力を与えることにより、前記第1の半導体層と前記第2の半導体層界面で発生するピエゾ効果を変化させる第2の絶縁膜と、 を備え、 前記第1の絶縁膜と前記第2の絶縁膜は、前記第2の半導体層に対してそれぞれ異なる値の応力を与えることを特徴とする半導体装置。
IPC (4件)：
H01L 29/812 ,  H01L 29/778 ,  H01L 21/338 ,  H01L 29/78
FI (3件)：
H01L29/80 H ,  H01L29/78 301B ,  H01L29/80 Q
Fターム (26件)：
5F102FA01 ,  5F102GA01 ,  5F102GB01 ,  5F102GC01 ,  5F102GD01 ,  5F102GD10 ,  5F102GL04 ,  5F102GM04 ,  5F102GQ01 ,  5F102GR12 ,  5F102GV05 ,  5F102GV06 ,  5F102GV08 ,  5F140AA25 ,  5F140AA30 ,  5F140AC28 ,  5F140BA06 ,  5F140BA09 ,  5F140BF01 ,  5F140BH18 ,  5F140BH30 ,  5F140BJ01 ,  5F140CC02 ,  5F140CC08 ,  5F140CC09 ,  5F140CC13
引用特許：
出願人引用 (3件)

前のページに戻る

TOP

BOTTOM