特許
J-GLOBAL ID：200903077164381461

薄膜トランジスタ装置およびその製造方法

発明者：
永田 一志

永田 一志 について

, 
遠藤 厚志

遠藤 厚志 について

, 
坂本 孝雄

坂本 孝雄 について


出願人/特許権者：
三菱電機株式会社

三菱電機株式会社 について


代理人 (1件)： 家入 健
公報種別：公開公報
出願番号（国際出願番号）：特願2006-157635
公開番号（公開出願番号）：特開2007-329199
出願日： 2006年06月06日
公開日（公表日）： 2007年12月20日
要約：
【課題】高性能かつ高信頼性を有する薄膜トランジスタ装置およびその製造方法を提供すること。【解決手段】本発明にかかる薄膜トランジスタ装置は、絶縁基板1上にソース領域2a、ドレイン領域2bおよびチャネル領域2cを含む半導体層2と、半導体層2を覆う第1のゲート絶縁層3aと、第1のゲート絶縁層3a上を覆う平坦化膜たる第2のゲート絶縁層3bと、第2のゲート絶縁層3b上に形成されたゲート電極4と、ゲート電極4を覆う層間絶縁層5とを備えたものである。【選択図】図1
請求項（抜粋）：
絶縁基板上にソース領域、ドレイン領域およびチャネル領域を含む半導体層と、 前記半導体層を覆う第1のゲート絶縁層と、 前記第1のゲート絶縁層上を覆う平坦化膜たる第2のゲート絶縁層と、 前記第2のゲート絶縁層上に形成されたゲート電極と、 前記ゲート電極を覆う層間絶縁層とを備えた薄膜トランジスタ装置。
IPC (2件)：
H01L 29/786 ,  H01L 21/336
FI (3件)：
H01L29/78 617U ,  H01L29/78 627A ,  H01L29/78 617T
Fターム (44件)：
5F110AA12 ,  5F110AA26 ,  5F110BB01 ,  5F110CC02 ,  5F110DD02 ,  5F110DD03 ,  5F110DD11 ,  5F110EE01 ,  5F110EE02 ,  5F110EE03 ,  5F110EE04 ,  5F110EE14 ,  5F110EE23 ,  5F110EE44 ,  5F110FF01 ,  5F110FF02 ,  5F110FF09 ,  5F110FF27 ,  5F110FF30 ,  5F110FF36 ,  5F110GG02 ,  5F110GG13 ,  5F110GG14 ,  5F110GG15 ,  5F110GG22 ,  5F110GG45 ,  5F110GG47 ,  5F110HJ12 ,  5F110HJ13 ,  5F110HL03 ,  5F110HL04 ,  5F110HL23 ,  5F110HM15 ,  5F110NN01 ,  5F110NN02 ,  5F110NN22 ,  5F110NN23 ,  5F110NN24 ,  5F110NN35 ,  5F110PP01 ,  5F110PP03 ,  5F110PP35 ,  5F110QQ11 ,  5F110QQ23
引用特許：
出願人引用 (1件)
  • 半導体装置
    公報種別：公開公報   出願番号：特願2000-088214   出願人：三洋電機株式会社
審査官引用 (2件)

前のページに戻る

TOP

BOTTOM