特許
J-GLOBAL ID：200903044733629145

半導体装置

発明者：
鈴木 浩司

鈴木 浩司 について


出願人/特許権者：
三洋電機株式会社

三洋電機株式会社 について


代理人 (1件)： 芝野 正雅
公報種別：公開公報
出願番号（国際出願番号）：特願2000-088214
公開番号（公開出願番号）：特開2001-274410
出願日： 2000年03月28日
公開日（公表日）： 2001年10月05日
要約：
【要約】【課題】 ゲート耐圧を高くすることにより信頼性の向上を図り、ゲート電極の形状不良によるリーク防止及び信号線の断線防止を図った半導体装置を提供する。【解決手段】 絶縁性基板10上に、レーザ照射3によって形成した多結晶シリコン膜2に生じた突起Pの高さを吸収するSOG膜から成る平坦化絶縁膜100と、絶縁膜であるSiO2膜4とから成るゲート絶縁膜を備えており、その上にゲート電極5を備えたTFTとすることにより、ゲート耐圧が高く信頼性湖上を図り、ゲート電極形状不良によるリーク及び信号線の断線を防止することができる。
請求項（抜粋）：
基板上に、半導体層、該半導体層上にゲート絶縁膜及びゲート電極を順に積層して成る半導体装置であって、前記半導体層上のゲート絶縁膜は平坦化絶縁膜から成ることを特徴とする半導体装置。
IPC (7件)：
H01L 29/786 ,  H01L 21/336 ,  G02F 1/1368 ,  G09F 9/30 338 ,  G09F 9/30 348 ,  H01L 21/283 ,  H01L 21/768
FI (7件)：
G09F 9/30 338 ,  G09F 9/30 348 A ,  H01L 21/283 G ,  H01L 29/78 617 V ,  G02F 1/136 500 ,  H01L 21/90 M ,  H01L 21/90 Q
Fターム (80件)：
2H092JA25 ,  2H092JA36 ,  2H092JA46 ,  2H092KA04 ,  2H092KA12 ,  2H092KA18 ,  2H092KA24 ,  2H092KB22 ,  2H092MA30 ,  2H092NA15 ,  2H092NA16 ,  2H092QA07 ,  4M104BB02 ,  4M104BB13 ,  4M104BB16 ,  4M104BB36 ,  4M104CC05 ,  4M104EE03 ,  4M104EE15 ,  4M104GG20 ,  4M104HH20 ,  5C094AA32 ,  5C094AA42 ,  5C094AA43 ,  5C094BA03 ,  5C094BA27 ,  5C094BA43 ,  5C094CA19 ,  5C094DA15 ,  5C094DB01 ,  5C094DB04 ,  5C094FA02 ,  5C094FB02 ,  5C094FB15 ,  5C094GB10 ,  5F033HH08 ,  5F033HH17 ,  5F033HH20 ,  5F033HH38 ,  5F033JJ01 ,  5F033JJ08 ,  5F033JJ38 ,  5F033KK04 ,  5F033QQ09 ,  5F033QQ10 ,  5F033QQ37 ,  5F033RR04 ,  5F033RR06 ,  5F033RR09 ,  5F033RR27 ,  5F033SS22 ,  5F033TT04 ,  5F033VV06 ,  5F033VV15 ,  5F033XX01 ,  5F033XX31 ,  5F110AA12 ,  5F110AA18 ,  5F110BB01 ,  5F110CC02 ,  5F110EE04 ,  5F110FF01 ,  5F110FF02 ,  5F110FF09 ,  5F110FF21 ,  5F110GG02 ,  5F110GG13 ,  5F110GG44 ,  5F110HL03 ,  5F110HL07 ,  5F110NN02 ,  5F110NN03 ,  5F110NN23 ,  5F110NN24 ,  5F110NN27 ,  5F110NN72 ,  5F110PP03 ,  5F110PP05 ,  5F110PP06 ,  5F110QQ19
引用特許：
審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM