半導体装置及びその製造方法

発明者： ,
出願人/特許権者：
代理人 (1件)：藤巻正憲
公報種別：公開公報
出願番号（国際出願番号）：特願平11-194178
公開番号（公開出願番号）：特開2001-024190
出願日： 1999年07月08日
公開日（公表日）： 2001年01月26日
要約：

【要約】【課題】メタルゲートを有し、高速動作が可能であると共に信頼性が高く、製造工程数を削減した半導体装置及びその製造方法を提供する。【解決手段】 p型の半導体基板1表面に素子分離層2及びn+拡散層5を形成し、その上に層間絶縁膜7を堆積する。次に、素子分離層2に挟まれた素子領域のゲートとなる位置のn+拡散層5を分断するようにn+拡散層5にゲート溝20を形成した後、ゲート絶縁膜8を形成する。その上面に金属膜15を堆積することによってゲート溝20内に金属膜15が埋め込まれたメタルゲート電極9が形成される。その後、コンタクト孔22を形成し、コンタクト孔22にプラグ金属13を埋め込み、このプラグ金属13と接続する配線層14を形成する。

請求項（抜粋）：

第1導電型半導体基板と、この基板の表面に形成されソース・ドレイン領域を構成する第2導電型拡散層と、前記拡散層を分断するように前記拡散層に形成された溝内に埋め込まれたゲート絶縁膜及び前記ゲート電極と、前記溝の底面に整合する前記基板表面に形成されたチャネル領域とを有し、前記拡散層の表面が前記拡散層に最も近い素子分離層の表面に比べて同一又は低位置にあることを特徴とする半導体装置。

IPC (4件)：

H01L 29/78 , H01L 21/8234 , H01L 27/088 , H01L 29/43

FI (3件)：

H01L 29/78 301 V , H01L 27/08 102 C , H01L 29/62 G

Fターム (42件)：

4M104AA01 , 4M104BB04 , 4M104BB14 , 4M104BB18 , 4M104BB30 , 4M104CC01 , 4M104CC05 , 4M104DD99 , 4M104EE03 , 4M104EE14 , 4M104GG09 , 4M104GG10 , 4M104GG14 , 5F040DA00 , 5F040DA01 , 5F040DB03 , 5F040DC01 , 5F040EC04 , 5F040EC08 , 5F040EC20 , 5F040ED03 , 5F040EE04 , 5F040EH02 , 5F040EJ03 , 5F040EK05 , 5F040FC00 , 5F040FC02 , 5F040FC10 , 5F040FC19 , 5F040FC28 , 5F048AA09 , 5F048AC03 , 5F048BA01 , 5F048BB09 , 5F048BB11 , 5F048BB19 , 5F048BD04 , 5F048BE03 , 5F048BF02 , 5F048BF06 , 5F048BF07 , 5F048BG14

引用特許：

審査官引用 (5件)

特開昭62-243366
電界効果型トランジスタとその製造方法
公報種別：公開公報出願番号：特願平5-330777 出願人：日本電気株式会社
半導体装置およびその製造方法
公報種別：公開公報出願番号：特願平7-274405 出願人：株式会社デンソー

全件表示

前のページに戻る