特許
J-GLOBAL ID：200903077212628075
半導体装置
発明者：
,
,
,
出願人/特許権者：
代理人 (1件)：
山田 稔
公報種別：公開公報
出願番号（国際出願番号）：特願2000-132252
公開番号（公開出願番号）：特開2001-313391
出願日： 2000年05月01日
公開日（公表日）： 2001年11月09日
要約：
【要約】【課題】 ホットキャリアの絶縁膜への注入を抑制でき、素子活性領域の特性及び信頼性を損ねない超接合半導体装置の提供。【解決手段】 並列pn構造のドレイン・ドリフト部22を備えた超接合半導体装置において、p型の仕切領域22bのうち、pベース領域13のウェル底面には不純物濃度が高いp型の耐圧リミッタ領域30が形成されている。オフ状態において、耐圧リミッタ領域30の中央部分でゲート絶縁膜直下のE点よりも先に臨界電圧に達するため、E点での表面電界が緩和され、ホットキャリアのゲート絶縁膜への注入が抑制される。
請求項（抜粋）：
基板の第1主面側に形成された素子活性領域に電気的に接続する第1の電極と、前記基板の第1主面と第2主面との間に形成された第1導電型の低抵抗層に電気的に接続する第2の電極と、前記素子活性領域と前記低抵抗層との間に介在し、オン状態でドリフト電流を流すと共にオフ状態で空乏化するドリフト部が、第1導電型のドリフト電路領域と第2導電型の仕切領域とを交互に繰り返して接合して成る並列pn構造部となった半導体装置において、前記並列pn構造部は、前記素子活性領域の第1主面側よりも先に臨界電界強度に達する第2導電型の耐圧リミッタ領域を有して成ることを特徴とする半導体装置。
IPC (6件)：
H01L 29/78 652
, H01L 29/78
, H01L 29/78 654
, H01L 29/06
, H01L 29/872
, H01L 29/861
H01L 29/78 652 C
, H01L 29/78 652 F
, H01L 29/78 652 H
, H01L 29/78 654 Z
, H01L 29/06
, H01L 29/48 F
, H01L 29/91 D
4M104CC03
, 4M104FF32
, 4M104GG03
, 4M104HH20
