特許
J-GLOBAL ID：200903077241478252

電圧変換回路およびそれを備えた半導体集積回路装置

発明者：
奥野 智久

奥野 智久 について

, 
佐藤 雄一

佐藤 雄一 について


出願人/特許権者：
シャープ株式会社

シャープ株式会社 について


代理人 (1件)： 青山 葆 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-330919
公開番号（公開出願番号）：特開2002-142459
出願日： 2000年10月30日
公開日（公表日）： 2002年05月17日
要約：
【要約】【課題】 出力電圧の可変範囲を内部回路の所望の電源電圧近傍に制限しつつも、電源電圧の高精度の可変幅を達成し、回路規模や消費電力を削減した電圧変換回路を提供する。【解決手段】 この電圧変換回路は、遅延回路102がパルス信号生成回路101からのパルス信号を遅延させる遅延時間を、遅延時間制御回路103で制御することによって、出力電圧Vintを所望の電源電圧の近傍に制御できる。この電圧変換回路は、遅延回路102の出力パルス信号を、遅延回路102の基本遅延回路107の出力信号および追加遅延回路108の各出力信号から選択するという構成になっている。したがって、出力電圧の可変範囲を所望の電源電圧の近傍に制限することができ、制御回路の簡略化を図ることができる。
請求項（抜粋）：
パルス信号を生成するパルス信号生成回路と、上記パルス信号生成回路から入力されたパルス信号を所定時間分だけ遅延させる遅延回路と、上記遅延回路が上記パルス信号を遅延させる時間を制御する遅延時間制御回路と、上記遅延回路から遅延パルス信号が入力され、第1の制御信号と第2の制御信号を生成するスイッチタイミング制御回路と、上記第1の制御信号がゲート端子に入力され、ソース端子に第1の電源電圧が印加される第1導電型のMOSトランジスタと、上記第2の制御信号がゲート端子に入力され、上記第1導電型のMOSトランジスタのドレイン端子にドレイン端子が接続され、ソース端子に第2の電源電圧が印加される第2導電型のMOSトランジスタとを有し、共通に接続された上記ドレイン端子から電圧を出力するスイッチ回路と、上記スイッチ回路の出力電圧を平滑化する平滑化回路とを有し、上記平滑化回路によって平滑化された電圧を出力することを特徴とする電圧変換回路。
IPC (3件)：
H02M 7/48 ,  H02M 3/155 ,  H03K 19/00
FI (3件)：
H02M 7/48 H ,  H02M 3/155 H ,  H03K 19/00 A
Fターム (25件)：
5H007CA02 ,  5H007CB17 ,  5H007DB03 ,  5H007DB07 ,  5H730BB26 ,  5H730DD04 ,  5H730DD12 ,  5H730DD21 ,  5H730FF07 ,  5H730FG05 ,  5J056AA00 ,  5J056BB28 ,  5J056BB38 ,  5J056BB40 ,  5J056CC00 ,  5J056CC03 ,  5J056CC05 ,  5J056CC06 ,  5J056CC14 ,  5J056CC18 ,  5J056DD13 ,  5J056DD28 ,  5J056DD51 ,  5J056DD53 ,  5J056FF01
引用特許：
出願人引用 (2件) 審査官引用 (2件)

前のページに戻る

TOP

BOTTOM