半導体回路の配線レイアウト方法

発明者：
出願人/特許権者：
代理人 (1件)：若林忠 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-149525
公開番号（公開出願番号）：特開平11-345882
出願日： 1998年05月29日
公開日（公表日）： 1999年12月14日
要約：

【要約】【課題】電源ノイズを抑制する。【解決手段】電源配線10aを基板40と出力配線30との間に配置する。

請求項（抜粋）：

基板上に電源配線及び出力配線を有する半導体回路の配線レイアウト方法であって、前記電源配線を前記基板と前記出力配線との間に配置することを特徴とする半導体回路の配線レイアウト方法。

IPC (3件)：

H01L 21/82 , H01L 27/04 , H01L 21/822

FI (2件)：

H01L 21/82 L , H01L 27/04 D

引用特許：

審査官引用 (3件)

前のページに戻る