特許
J-GLOBAL ID:200903077263741194
半導体装置の製造方法
発明者:
,
,
出願人/特許権者:
代理人 (1件):
中前 富士男
公報種別:公開公報
出願番号(国際出願番号):特願2001-354753
公開番号(公開出願番号):特開2003-158235
出願日: 2001年11月20日
公開日(公表日): 2003年05月30日
要約:
【要約】【課題】 バリの発生がなく、リードの切断端面にもめっきが行われて、半田接合の外観検査が容易かつ接合強度も強い半導体装置の製造方法を提供する。【解決手段】 素子搭載部12及び多数のリード13を配置した単位リードフレーム11を、導電性板材10にマトリックス状に複数形成する第1工程と、各単位リードフレーム11の素子搭載部12にそれぞれ半導体素子16を搭載して必要な電気的連結処理を行った後、半導体素子搭載側を一括して樹脂封止する第2工程と、樹脂封止した中間製品20をサイジングして半導体素子16をそれぞれ備える半導体装置21毎に個片化する第3工程と、個片化された複数の半導体装置21を、振動及び/又は撹拌しながらそれぞれの半導体装置21が互いに接触しあうようにしてサイジングの際に発生したバリ22を除去すると共に、リードフレーム11の露出した部分に外装めっき31を行う第4工程とを有する。
請求項(抜粋):
中央に素子搭載部及びその周囲に多数のリードを配置した半導体素子の単位リードフレームを、導電性板材にマトリックス状に複数形成する第1工程と、前記各単位リードフレームの前記素子搭載部にそれぞれ半導体素子を搭載して該半導体素子と前記リードの必要な電気的連結処理を行った後、前記半導体素子搭載側を一括して樹脂封止する第2工程と、樹脂封止した中間製品をサイジングして前記半導体素子をそれぞれ備える半導体装置毎に個片化する第3工程と、個片化された複数の前記半導体装置を、振動及び/又は撹拌しながら前記それぞれの半導体装置が互いに接触しあうようにして、サイジングの際に発生したバリを除去すると共に、リードフレームの露出した部分に外装めっきを行う第4工程とを有することを特徴とする半導体装置の製造方法。
IPC (2件):
FI (5件):
H01L 23/50 K
, H01L 23/50 D
, H01L 23/50 J
, H01L 23/50 R
, C25D 7/12
Fターム (15件):
4K024AA01
, 4K024BA15
, 4K024BB12
, 4K024CB02
, 4K024DA07
, 5F067AA01
, 5F067AA09
, 5F067AB04
, 5F067BA02
, 5F067BC13
, 5F067BD05
, 5F067DB00
, 5F067DC12
, 5F067DE19
, 5F067DE20
引用特許: