特許
J-GLOBAL ID：200903077421596695
不揮発性半導体記憶装置
発明者：
出願人/特許権者：
代理人 (1件)：
野河 信太郎
公報種別：公開公報
出願番号（国際出願番号）：特願平8-228902
公開番号（公開出願番号）：特開平10-074915
出願日： 1996年08月29日
公開日（公表日）： 1998年03月17日
要約：
【要約】【課題】 共通ソース線の抵抗値の上昇を抑え、ゲート長を縮小することで、高速ランダムアクセスの利点を損なうことなくメモリセルを微細化する。【解決手段】 シリコン基板に形成したドレイン及びソースの拡散層と、前記ドレインとソースの拡散上の少なくとも一部に絶縁層を介して形成された浮遊ゲートと、この浮遊ゲート上に絶縁層を介して形成された制御ゲートとを有する複数のメモリセルがマトリックス状に配列され、ドレインに正の電圧を加え、制御ゲートに負の電圧を加え、FNトンネル電流により電子を浮遊ゲートからドレインに引き抜くことで書き込み動作を行うメモリセルアレイであって、各メモリセルのソースを接続する共通ソース線がシリコン基板中に形成された拡散層とその上に形成されたシリサイドからなり、かつソース及び共通ソース線の拡散層の濃度がドレインの拡散層の濃度に比べ低く設定されている。
請求項（抜粋）：
シリコン基板に形成したドレイン及びソースの拡散層と、前記ドレインとソースの拡散上の少なくとも一部に絶縁層を介して形成された浮遊ゲートと、この浮遊ゲート上に絶縁層を介して形成された制御ゲートとを有する複数のメモリセルがマトリックス状に配列され、ドレインに正の電圧を加え、制御ゲートに負の電圧を加え、FNトンネル電流により電子を浮遊ゲートからドレインに引き抜くことで書き込み動作を行うメモリセルアレイであって、各メモリセルのソースを接続する共通ソース線がシリコン基板中に形成された拡散層とその上に形成されたシリサイドからなり、かつソース及び共通ソース線の拡散層の濃度がドレインの拡散層の濃度に比べ低く設定されていることを特徴とする不揮発性半導体記憶装置。
引用特許：
前のページに戻る
